상단부 시험장비(이하: UTE)는 KSLV-I 2단과 UMB 인터페이스를 통해 2단에 탑재된 전기/전자 서브시스템에 외부전원을 공급하고 Discrete/Analog/Serial 명령 출력 및 데이터 수신 등의 기능을 구현한 시스템으로 KSLV-I 상단부 시스템의 시스템 레벨 기능시험 수행이 주목적이라 할 수 있는 시스템이다. UTE는 PXI제어시스템 및 전원공급기, 터미널 블록, 커넥터 패널, 내부 하니스 등의 H/W와 사용자 event에 따른 Discrete/Analog I/O 제어, PDU RS-422 통신제어, 전원공급장치 GPIB 제어 및 UTE 원격제어와 같은 S/W로 구성된다. 본 논문에서는 KSLV-I 상단부 UTE의 설계 및 개발에 관해 기술한다.
상단부 시험장비(이하: UTE)는 KSLV-I 2단과 UMB 인터페이스를 통해 2단에 탑재된 전기/전자 서브시스템에 외부전원을 공급하고 Discrete/Analog/Serial 명령 출력 및 데이터 수신 등의 기능을 구현한 시스템으로 KSLV-I 상단부 시스템의 시스템 레벨 기능시험 수행이 주목적이라 할 수 있는 시스템이다. UTE는 PXI 제어시스템 및 전원공급기, 터미널 블록, 커넥터 패널, 내부 하니스 등의 H/W와 사용자 event에 따른 Discrete/Analog I/O 제어, PDU RS-422 통신제어, 전원공급장치 GPIB 제어 및 UTE 원격제어와 같은 S/W로 구성된다. 본 논문에서는 KSLV-I 상단부 UTE의 설계 및 개발에 관해 기술한다.
The Test Equipment for the upper stage of KSLV-I has following functions via umbilical cable interface; external power supply, command output such as discrete and analog, data acquisition, CS-I interface simulation for first stage of KSLV-I and RS-422 serial communication for PDU. The main purpose o...
The Test Equipment for the upper stage of KSLV-I has following functions via umbilical cable interface; external power supply, command output such as discrete and analog, data acquisition, CS-I interface simulation for first stage of KSLV-I and RS-422 serial communication for PDU. The main purpose of UTE is the experiment or function verification of system-level upper stage. To realize this system, we used PXI control system. The UTE is consisted of the PXI control system, power supply, terminal block, internal harness, connector panel and so on. The software functions of UTE are classified by four blocks. These are Discrete/Analog I/O control, PDU RS-422 serial communication control, power supply GPIB control and UTE remote control. In this paper, we will describe the design on the hardware and software of UTE.
The Test Equipment for the upper stage of KSLV-I has following functions via umbilical cable interface; external power supply, command output such as discrete and analog, data acquisition, CS-I interface simulation for first stage of KSLV-I and RS-422 serial communication for PDU. The main purpose of UTE is the experiment or function verification of system-level upper stage. To realize this system, we used PXI control system. The UTE is consisted of the PXI control system, power supply, terminal block, internal harness, connector panel and so on. The software functions of UTE are classified by four blocks. These are Discrete/Analog I/O control, PDU RS-422 serial communication control, power supply GPIB control and UTE remote control. In this paper, we will describe the design on the hardware and software of UTE.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
UTE는 H/W의 탑재 및 이동, 추후 확장성을 고려하여 Rack 형태로 구성하였다. 본 논문에서는 KSLV-I 상단부 UTE의 설계 및 개발에 관해 기술한다.
제안 방법
이러한 기능을 구현하기 위해 최근 산업 분야에 활용되고 있는 PXI 제어 시스템을 이용하여 설계하였다. PXI 제어시스템은 제어계측 분야를 target으로 한 시스템이라 할 수 있으며 고속 PCI 버스 기반의 S/W, H/W 어플리케이션을 그대로 적용할 수 있다.
UTE 시스템은 Window OS를 탑재할 수 있는 제어기, Analog Input/Output 제어보드, Discrete Input/Output 제어보드, RS-422 통신 제어보드, 발사체 외부전원을 공급하기 위한 전원공급기, UTE를 원격에서 제어하기 위한 원격PC로 구성된다. UTE 시스템에서는 시스템 레벨의 기능시험을 수행하기 위해 상단부에 탑재되어있는 PDU 제어를 위한 RS-422 통신을 구현하고 그 외 서브시스템의 RS-422 통신은 UTE에서 분기만 하여 각 서브 시스템 담당자가 제어할 수 있도록 설계하였다.
PXI 제어기는 앞서 기술되었듯이 Discrete I/O, Analog I/O, RS-422 Serial 통신, GPIB 통신 등을 수행하기에 충분한 성능을 갖아야 한다. 소프트웨어 개발환경의 편이성을 고려하여 window xp professional을 적용하였다. 8186은 Labview real-time 또는 window OS를 탑재할 수 있는 제어기 이며 블록다이어그램은 아래 그림 6과 같고 사양은 아래 표 1과 같다.
UTE에 적용된 Discrete I/O 보드의 포트 제어를 위한 프로그램 모듈로 Solid State Relay 제어 및 Discrete Input을 모니터링 한다. 아래 그림 11은 CS-2의 NAV Discrete I/O 제어 Flow 예를 보여 준다.
대상 데이터
UTE의 주 제어기로 PXI-8186을 적용하였다. PXI 제어기는 앞서 기술되었듯이 Discrete I/O, Analog I/O, RS-422 Serial 통신, GPIB 통신 등을 수행하기에 충분한 성능을 갖아야 한다.
주제어기 및 Discrete I/O 제어보드, Analog I/O 제어보드, RS422 통신 제어보드를 탑재하기 위해 18개의 slot을 지원하는 PXI-1045를 적용하였다. 1045의 경우 내부 10 MHz reference clock을 통해 각 slot에 위치하는 보드를 star trigger 방식으로 동기화 시킨다.
PDU TX Frame (UTE RX) 은 Sync bytes를 포함하여 총 33 Bytes로 구성되며 전원상태 및 SSPC 상태 모니터링 데이터로 구성된다. PDU RX Frame (UTE TX)은 SSPC 제어 명령을 아래 표 9의 Format으로 3 bytes로 전송한다.
이론/모형
위와 같은 사항을 고려하여 개발된 UTE는 KSLV-I 상단부 Engineering Model과의 인터페이스 시험을 통해 검증하였고 Qualification Model 의 시스템 시험에 적용하고 있다. 실제 운용 장면은 그림 18과 같다.
성능/효과
이러한 단순화된 시험구성을 통해 발사체 시스템 시험이 좀 더 용이하여졌으며 체계적 관리가 가능하게 되었다. 이러한 효과는 탑재시스템 개발담당자의 Load를 덜어주는 효과 및 각 탑재시스템 개발 및 시험일정에 긍정적 효과를 준다.
이 논문을 인용한 문헌
연구과제 타임라인
LOADING...
LOADING...
LOADING...
LOADING...
LOADING...
활용도 분석정보
상세보기
다운로드
내보내기
활용도 Top5 논문
해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다. 더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.