선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- 8 GHz 대역의 트랜지스터를 사용하였고, 전력증폭기 설계를 위하여 ADS를 사용하였다. 1.8 GHz 전력 증폭기 설계는 최대 출력을 얻기 위해서 loadpull 정합기법을 사용하여 최대 선형 구간을 시뮬레이션하여 설계하였다. 1-8 GHz 중심 주파수에서 MRF281SR1 의 DC 바이어스의 조건은 ^=26 V, Vgs= 3.
- 495 Q이었다. Class-F급 전력 증폭기의 출력 정합은 중심 주파수 대역은 통과시키고 2차 고조파 성분은 단락시키며, 3차 고조파 성분에 대해서는 개방을 시켜야 하므로 앞서 얻은 최대 전력 임피던스 점에 2차 고조파 성분은 단락시키고 3차 고조파 성분은 개방시키도록 출력 정합 회로를 구현하였다. 이후의 설계 과정에서는 먼저 PBG가 없는 일반적인 스트립 라인을 이용한 정합 회로의 구현을 하였고, 정합 회로 구현시 PBG 구조를 출력 정합 회로에 추가하여 3차 IMD의 개선 여부를 확인하였다.
- 따라서 본 논문에서는 구조를 단순화 하고 시간 지연 등을 최소로 하기 위해 적응형 바이어스 제어회로 구조를 Ka血의 EER 구조에 적용하여 설계하였으며 이로 인한 회로의 복잡성을 해결할 수 있게 되었다.
- 8 GHz에서 신호의 감쇠가 최소 dB를 얻었다. 또한, 2가 되도록 설계하여 차 고조파 대역은 3차 IMD 성분 제거에 매우 중요하므로 2차 고조파는 -21.34 dB가 감쇠되도록 설계하였고, 3차 고조파 성분은 -18.53 dB가 감쇠되도록 설계하였다. 이렇게 얻어진 특성을 출력 정합이 된 곳에 적용하여 2, 3차 고조파 성분을 제거함으로 선형성을 개선시킬 것이다.
- 또한, 광대역 저역 통과 필터의 특성을 가지고 있는 PBG(Potonicband Gap) 구조를 적용하여 전력 증폭기의 출력 정합 회로에 추가시킴으로서 비선형 성분의 원인이 되는 고조파 성분을 제거하여선 형성을 증가시키는 방법을 구현하였다.
- 일반적으로 포락선 검파기의 경우, class-S급 전력 증폭기와펄스폭 변조기를 사용하여 구성되어 매우 복잡한 구조를 가지고 있으나, 본 논문에서는 DC-DC 변환기를 이용하여 그 구조를 간단히 하였다. 또한, 출력단에 PBG 구조를 적용하여 선형성을 개선하도록 제안되었다.
- 본 논문에서는 Kahn의 EER 구조'句를 응용하여 입력 신호의 크기를 포락선 검파기를 이용하여 검파하고 이에 따라 드레인 전압을 조정하여 전력 효율을개선시켰다. 또한, 광대역 저역 통과 필터의 특성을 가지고 있는 PBG(Potonicband Gap) 구조를 적용하여 전력 증폭기의 출력 정합 회로에 추가시킴으로서 비선형 성분의 원인이 되는 고조파 성분을 제거하여선 형성을 증가시키는 방법을 구현하였다.
- 본 논문은 전력 효율을 증대시키는 방법으로 Kahn이 제안한 EER(Envelop Elimination and Restoration) 구조를 응용하여 class-S Modulator 대신 적응형 바이어스를 적용하여 class-F급의 드레인 전압을 조절하는 방식으로 입력 신호의 크기에 따라서 드레인 전압을 조절하여 증폭기의 구동 전력을 조절하는 방식과 전력 증폭기의 출력부에 광대역 저지대역 여파기의 역할을 하는 PBG 구조를 추가함으로써 선형성을 개선시키는 구조를 제안하였다.
- Class-F급 전력 증폭기의 출력 정합은 중심 주파수 대역은 통과시키고 2차 고조파 성분은 단락시키며, 3차 고조파 성분에 대해서는 개방을 시켜야 하므로 앞서 얻은 최대 전력 임피던스 점에 2차 고조파 성분은 단락시키고 3차 고조파 성분은 개방시키도록 출력 정합 회로를 구현하였다. 이후의 설계 과정에서는 먼저 PBG가 없는 일반적인 스트립 라인을 이용한 정합 회로의 구현을 하였고, 정합 회로 구현시 PBG 구조를 출력 정합 회로에 추가하여 3차 IMD의 개선 여부를 확인하였다. 그림 3은 EER 및 PBG 구조를 이용한 제안된 class-F급 전력 증폭기의 전체 블록도이다.
- 그림 3은 EER 및 PBG 구조를 이용한 제안된 class-F급 전력 증폭기의 전체 블록도이다. 일반적으로 포락선 검파기의 경우, class-S급 전력 증폭기와펄스폭 변조기를 사용하여 구성되어 매우 복잡한 구조를 가지고 있으나, 본 논문에서는 DC-DC 변환기를 이용하여 그 구조를 간단히 하였다. 또한, 출력단에 PBG 구조를 적용하여 선형성을 개선하도록 제안되었다.
- 드레인 전압이 26 V에 고정되었을 때 본 논문에서 사용한 MRF281SR1 TR5. 제작된 Doher成 전력증폭기 何와 적응형 바이 어스를 사용한 EER 구조의 출력 결과를 표로 작성하였다.
대상 데이터
- 8 GHz 전력 증폭기 설계는 최대 출력을 얻기 위해서 loadpull 정합기법을 사용하여 최대 선형 구간을 시뮬레이션하여 설계하였다. 1-8 GHz 중심 주파수에서 MRF281SR1 의 DC 바이어스의 조건은 ^=26 V, Vgs= 3.4 V의 동작점에서 시뮬레이션 및 설계를 하였다. 또한, IdB Compression 시뮬레이션을 통해서 최대 입력 크기인 입력 Pi_dB 값이 21 dBm이라는 것을 확인하였으며, 이때의 입력 크기에 따른 최대 출력 크기를 얻기 위해서 load-pull 시뮬레이션을 통해서 최대 출력 전력 임피던스점을 얻었다.
- EER 구조와 같이 분배기 다음 단은 Limiter와 위상을 보정하기 위한 지연 선로로 구성되며, 제작된 포락선 검파기의 경우 입력된 신호를 검파하기 위해 AD8313을 사용하였으며 이 소자의 입력으로 -(55、 ~75) dBm의 입력을 인가하기 위해 -20 dB 분배기와 -(35~55) dB 감쇠기를 사용하였다. 또한, AD- 8313의 출력된 DC 전압은 DC-DC 변환기를 통해 증폭되어 25~27 V의 전압을 출력한다.
- PBG 설계를 위하여 Ansoft사의 HFSS8.0를 사용하였으며, 유전율 3.2를 갖는 Teflon 기판을 사용하여 제작하였다.
- 56 %의 향상 특성을 얻었다. 드레인 전압이 26 V에 고정되었을 때 본 논문에서 사용한 MRF281SR1 TR5. 제작된 Doher成 전력증폭기 何와 적응형 바이 어스를 사용한 EER 구조의 출력 결과를 표로 작성하였다.
- 전력 증폭기용 소자로는 Motorola사 MRF281SR1 의 1.8 GHz 대역의 트랜지스터를 사용하였고, 전력증폭기 설계를 위하여 ADS를 사용하였다. 1.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.