선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- " data-before="있다" data-ocr-fix="">있다. 項) (i), (ii)번 시 편은 열 충격 후 특성 의 변화를 관찰하기 위해서 시험 후 특성을 반복 측정하여 비교하였다. Fig.
- 칩과 기판의 연결비아는 위해 아래 Table 1과 같이 3단계로 비아를 가공하였다. 1번째 단계는 Cu을 가공하여 제거하고 2번째와 3번째 단계에서는 동박에 영향을 주지 않으면서 레진을 가공하기 위해 레이져빔의 fbcus를 2 mm 올려 홀 센터주위와 홀 외곽 부분의 레진을 제거하였다.
- 1과 같이 약 500wn두께의 코어를 제작한 다음 칩부품 삽입 후 부품의 이탈을 방지하기 위해 B-stage상태로 하부층에 동박과 프리 프레그를 접 합하였다. 각각의 cavity에 인덕터와 커패시터를 삽입시킨 후 상부에 프리프레그와 동박을 올린 후 열적 층 공정을 통해 경화 시켜 칩을 함몰시키고 355 nm 파장의 UV-Laser를 이용하여 그라운드 접 합 비 아와 칩 연결 비 아를 가공하고 무전해도금과 전해도금을 이용하여 interconnection시키고 제2 염화동 습식에칭공정을 이용하여 기판을 제작하였다.
- 3)본 연구에서는 수동부품은 1005크기의 커패시터와 인덕터를 사용하였으며 소재는 PCB에서 널리 쓰이는 High Tg FR4를 이용하였다. 공정은 프리프레그를 이용하여 500pim두께의 코어 층을 형성하고 내장시 칩부품의 파손을 방지하기 위해 UW레 이져를 이용하여 칩 이 삽입 될 cavity를 가공하였다. 필요 부품을 삽입 한.
- 필요 부품을 삽입 한.다음 50 μ이두께의 프리프레그를 동박과 함께 적층하였고 기판과 소자의 interconnection을 위하여 UV레이져로 비아가공, 무전해도금과 도금 공정으로 칩과 기판을 전기적으로 연결시키고 습식 에칭공정을 통해 이 중 대역의 Diplexer를 구현하였다. 또한, 칩 부품이 내장된 기판과 칩부품이 SMT로 실장된 기판과 그 특성을 비교 하였다.
- 7(a)는레이져 가공 후의 표면 이미지, (b)는 도금공정이 끝난 후의 표면 이미지 그리고 (c)는 도금공정이 끝난 후의 단면 이미지 이다. 도금으로 연결된 기판의 상부 회로를 패터닝하기 위해 히타찌사의 모델명 RY3325 (두께 25 呻) 드라이 필름을 라미네이션하여 필름 마스크를 이용하여 노광한 후 염화 제2동 용액으로 습식 에칭하여 회로를 완성하였다. 기판은 Fig.
- 다음 50 μ이두께의 프리프레그를 동박과 함께 적층하였고 기판과 소자의 interconnection을 위하여 UV레이져로 비아가공, 무전해도금과 도금 공정으로 칩과 기판을 전기적으로 연결시키고 습식 에칭공정을 통해 이 중 대역의 Diplexer를 구현하였다. 또한, 칩 부품이 내장된 기판과 칩부품이 SMT로 실장된 기판과 그 특성을 비교 하였다.
- 회로의 특성상 통과대역과 저지 대역의 경계에서 가장 큰 손실이 이 발생한다. 상대 대역에 대한 저지특성을 고려하여, 저지대역에서 20 dB이상의 손실을 확보하였다. Fig.
- 88 GHz을 통과대역으로 하고 있으며 동시에 상대 대역의 신호유입을 막는 역할을 한다. 이를 위해 표면실장으로 다이플렉서를 제작하여 유효한 특성 값을 나타내는 용량 값을 선택하였다. Fig.
- 레진의 원활한 flow를 위해 16(TC의 온도에서 약 30분간 유지시키고 19VC에서 60분 동안 레진을 완전히 경화시켰다. 진공 라미네이션 공정 후 칩이 함몰된 코어에 형성된 얼라인을 X-ray guide 드릴을 이용하여 가공하여 칩과 기판의 위치를 인식하였고 355 nm 파장의 UV 레 이 져 를 이 용(ESI사 5330) 하여 칩과 기판의 연결을 위해 80 nm 크기의 BVH (Blind via hole)와 그라운드간의 연결을 위한 PTH(Plated Through Hole)를 가공하였다. 칩과 기판의 연결비아는 위해 아래 Table 1과 같이 3단계로 비아를 가공하였다.
- (b)에서 칩의 배치와 연결 패턴을 확인할 수 있다. 칩 간 간격은 안정적인 공정을 위해 500 呻의 여유를 두었고 표면 에 는 600 gm pitch의 프로브로 측정하기 위한 패턴을 구성하였다.
- 칩 삽입후 상부층에 동박과 프리 프레그를 올리고 절연층과 부품, 동박간의 기포를 방지하고 동박 층의 산화를 방지하기 위해 진공 라미레이터를 이용하여 Fig. 2조건의 온도, 압력 recipe로 상하부 절연층과 동박을 경화시켜 접합하였다. 레진의 원활한 flow를 위해 16(TC의 온도에서 약 30분간 유지시키고 19VC에서 60분 동안 레진을 완전히 경화시켰다.
- 칩이 내장된 기판을 3가지 조건에서 열충격시험을 하였다. (1) 첫 번째 시편은 리플로공정을 모사하기 위해 패터닝 직후 28(rc에서 80분 동안 대기 분위기로 convection 오븐에서 방치하였고 (ii) 두 번째 시편은 패터닝 직후 2881 솔더배스에 10초 동안 디핑 하였으며 (ⅲ)세 번째 시편은 19VC에서 2시간동안 기판을 post baking 시키고 288。。솔더배스에 10초 동안 디핑하였다.
대상 데이터
- 2005년 JPCA Show에서 의 기 판 전시 현황을 보면 DNP나 CMK등의 일본 업체들은 이런 칩 부품 내장기술을 사용하여 구현한 제품들을 출시하였다. 3)본 연구에서는 수동부품은 1005크기의 커패시터와 인덕터를 사용하였으며 소재는 PCB에서 널리 쓰이는 High Tg FR4를 이용하였다. 공정은 프리프레그를 이용하여 500pim두께의 코어 층을 형성하고 내장시 칩부품의 파손을 방지하기 위해 UW레 이져를 이용하여 칩 이 삽입 될 cavity를 가공하였다.
- 少 실제적으로 수동소자 내장 기판의 구현은 커패시터의 경우 고유전율 박막이나 후막형 소재등으로 구현하는 것이 그 특성 면에서나 부품의 경박단소화의 관점에서 볼 땐 바람직 하지만 소자들의 라이브러 리 와 검증 등이 미흡한 실정이다. 본 연구에서는 이미 검증된 수동 Chip부품을 이용하여 Organic 기판 내에 내장하는 SoP-L공정을 이용하였다. 검증된 수동소자를 이용하여 기판내 집적화하는 기술은 기판의 두께가 부품두께 만큼 두꺼워 지는 단점이 있으나 소재를 이용하여 집적화를 구현하는 기술에 비해 상용부품을 이용하여 구현할 수 있는 장점 이 있으며 박막형이나 후막형 소재를 이용하여 집적화하는 기술의 중간 단계로 구현 될 수 있는 기술이 다.
- 5 mm)을 내장하기위해 500|im의 코어를 제작하였다. 프리프레그는 MGC사의 BT (Bismaleimide Triazine) 시리즈 중 Laser Drillable 타입 인 CZ77 모델을 사용하였다. 열적층은 진공라미네이터를 이용하여 Fig.
- 프리프레그를 사용하여 1005 칩 (lx 0.5 mm)을 내장하기위해 500|im의 코어를 제작하였다. 프리프레그는 MGC사의 BT (Bismaleimide Triazine) 시리즈 중 Laser Drillable 타입 인 CZ77 모델을 사용하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.