선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는TFT-LCD 구동 IC용 DC-DC 변환기 설계에서 IC 모듈의 소형화 및 저가격에 있어 펌핑 커패시터 외장형 전하펌프보다 유리한 펌핑 커패시터 내장형 크로스-커플드 전하펌프를 이용한 전하펌프회로를 제안하였다. 각 전하펌프의 입력단과 부스트랩 노드에 NMOS 다이오드를 추가하여 초기 동작 시 Nl, N2 노드가 (VIN-IVN)전압으로 프리차지 하도록 하여 전하 펌핑시 부스트랩 노드가 서로 대칭적으로 동작하도록 하였다.
제안 방법
- 본 논문에서는 입력단 VIN과 부스트랩 노드인 N1, N2에 NMOS 다이오드를 추가하여 초기 동작 시 N1, N2 노드가 (VIN-Vm)전압으로 프리차지 하도록 하여 전하펌핑시 부스트랩 노드가 서로 대칭적으로 동작하도록 하였다. 마찬가지로출력 단VOUH과부스트랩 노드N1, N2에 PMOS 다이오드를 두어 대기모드(Stamd-byMode) 진입 시 부스트랩 노드가 VOUT 노드보다 |V이이상 높아질 경우 PMOS 다이 오드를 통해 V0UT 노드로 방전하도록 하여 각 트랜지스터에 높은 전압이 걸리지 않도록 함으로써 소자의 신뢰성을 확보하였다.
- 마찬가지로출력 단VOUH과부스트랩 노드N1, N2에 PMOS 다이오드를 두어 대기모드(Stamd-byMode) 진입 시 부스트랩 노드가 VOUT 노드보다 |V이이상 높아질 경우 PMOS 다이 오드를 통해 V0UT 노드로 방전하도록 하여 각 트랜지스터에 높은 전압이 걸리지 않도록 함으로써 소자의 신뢰성을 확보하였다. 그리고 펌핑 클럭 구동 드라이버를 각 펌핑 단마다두어 펌핑 클럭 라인의 기 생 저항(Parasitic Resistor)으로 인한 전압강하를 방지하여 전하펌프의 펌핑 능력을 높였다.
- 마찬가지로출력 단VOUH과부스트랩 노드N1, N2에 PMOS 다이오드를 두어 대기모드(Stamd-byMode) 진입 시 부스트랩 노드가 VOUT 노드보다 |V이이상 높아질 경우 PMOS 다이 오드를 통해 V0UT 노드로 방전하도록 하여 각 트랜지스터에 높은 전압이 걸리지 않도록 함으로써 소자의 신뢰성을 확보하였다. 그리고 펌핑 클럭 구동 드라이버를 각 펌핑 단마다두어 펌핑 클럭 라인의 기 생 저항(Parasitic Resistor)으로 인한 전압강하를 방지하여 전하펌프의 펌핑 능력을 높였다. 또한 내장형 펌핑 커패시터 인 C1 과 C2 를 기존의 MIM(Metal- Insulator-Metal) 커패시터보다 용량이 2배 이상 커진 Stack-MIM 커 패시 터를 사용하여 전하펌프의 ?]] 이 아웃 면적을 줄였다.
- 제안된 TFT-LCD 구동 IC 용 DC-DC 변환기의 입 력공급전압, 출력전압, 구동전류, 리플 전압의 주요 설계사 양은 표 2와 같으며, 0.13㎛Triple-Well DDI 공정 기술을 사용하여 설계하였다.
- 각 전하펌프의 입력단과 부스트랩 노드에 NMOS 다이오드를 추가하여 초기 동작 시 Nl, N2 노드가 (VIN-IVN)전압으로 프리차지 하도록 하여 전하 펌핑시 부스트랩 노드가 서로 대칭적으로 동작하도록 하였다. 그리고 첫 번째 전하펌프의 구조를 다르게 설계하여 펌핑된 전하가 입력단으로 역류되는 현상을 방지하였고, 펌핑 클럭의 구동 드라이버를 펌핑 커패시터 바로 앞에 두어 기생 저항으로 인한 펌핑 클럭 라인의 전압강하를 방지하여 구동능력을 향상 시키므로 전하펌프의펌핑 능력을 높였다.
- 그림 6. 새롭게 제안된 VGH 단위 전 하 펌프 의회로도, 타이밍도 및 노드전압.
- 모의 실험은 2.8V의 VCI 전압, 2.75V의 VCI1 전압, lOOP의 온도 NMOS와 PMOS 트랜지스터 가 Slow 모델 조건에서 기존의 크로스-커플드 전하펌프와 제안된 펌핑 커패시터 내장형 크로스-커플드 전하펌프를 비교하였다.
- 모의실험은 25°C의 온도, NMOS와 PMOS 트랜지스터가 Slow 모델 조건에서 수행되었다.
대상 데이터
- VGH lst-stage 전하펌 프 회 로는 2개의 프리 차지 제어 회 로(MN3, MN4, MN5, MN6), NMOS 전하 전달스위 치(MN1, MN2), 크로스-커 플드 PMOS 전하 전달 스위 치 (MP1, MP2), Bulk -Potential Biasing 회 로(MP3, MP4, MP5, MP6)와 MIM 전하 펌핑 커패시 터(CO, Cl, C2, C3) 로 구성되어 있다. 4개의 클럭 신호(CLKO, CLK1, CLK2, CLK3)는 비중첩 클럭 신호이며, VCI 전압으로 스위칭한다. CLK0와 CLK2는 비 중첩 되는 시간을 제 외 하고는 기본적으로 같은 위상을 가진다.
- VGH lst-stage 전하펌 프 회 로는 2개의 프리 차지 제어 회 로(MN3, MN4, MN5, MN6), NMOS 전하 전달스위 치(MN1, MN2), 크로스-커 플드 PMOS 전하 전달 스위 치 (MP1, MP2), Bulk -Potential Biasing 회 로(MP3, MP4, MP5, MP6)와 MIM 전하 펌핑 커패시 터(CO, Cl, C2, C3) 로 구성되어 있다. 4개의 클럭 신호(CLKO, CLK1, CLK2, CLK3)는 비중첩 클럭 신호이며, VCI 전압으로 스위칭한다. CLK0와 CLK2는 비 중첩 되는 시간을 제 외 하고는 기본적으로 같은 위상을 가진다.
성능/효과
- 그리고 펌핑 클럭 구동 드라이버를 펌핑 커패시터 바로 앞에 두어 기생 저항으로 인한 펌핑 클럭 라인의 전압강하를 방지 하여 구동능력 을 향상시 키 므로 전하펌 프의 펌핑 능력을 높였다. 그림 8은 펌핑 커패시터 구동 방식의 차이에 따른 펌핑 노드의 전압파형을보여준다.
- 그림 8은 펌핑 커패시터 구동 방식의 차이에 따른 펌핑 노드의 전압파형을보여준다. 펌핑 클럭 라인의 기생 커패시턴스 및 저항을 고려하여 모의실험을 한 결과이고, 그래프에서 보듯이 GDS(Global Driving Scheme)의 구동 방식보다 LDS(Local Driving Scheme) 구동방식이 같은 클럭 주파수에서 펌 핑 클럭 의스윙 전압이 더 빨리 구동되어서 펌핑 능력을 개선할 수 있다. 또한 내장형 펌핑 커패시터인 Cl, C2를 기존의 MIM 커패시터보다 용량이 2배 이상 커진 Stack-MIM 커패시터로 사용하여 기존의 크로스-커플드 전하 전달 스위치를 이용한 전하펌프보다 커패시터의 레이아웃 면적을 1/2로 줄였다.
- 펌핑 클럭 라인의 기생 커패시턴스 및 저항을 고려하여 모의실험을 한 결과이고, 그래프에서 보듯이 GDS(Global Driving Scheme)의 구동 방식보다 LDS(Local Driving Scheme) 구동방식이 같은 클럭 주파수에서 펌 핑 클럭 의스윙 전압이 더 빨리 구동되어서 펌핑 능력을 개선할 수 있다. 또한 내장형 펌핑 커패시터인 Cl, C2를 기존의 MIM 커패시터보다 용량이 2배 이상 커진 Stack-MIM 커패시터로 사용하여 기존의 크로스-커플드 전하 전달 스위치를 이용한 전하펌프보다 커패시터의 레이아웃 면적을 1/2로 줄였다.
- BT는 전 하 펌프의 출력 값을 한정하는 코드이며, 표에서 보듯이 VGH는 VCI1 전압의 4~6배, VGLe VCI1 전압의 -3~-5배로 정해지며, 코드의 변화에 따른 목표 값에 거의 근접 한 측정값을 가짐을 확인하였다.
- 13㎛Triple-Well DDI CMOS 공정을 이용하여 설계된 VGH 및 VGL 전하펌프의 레이아웃 그림을 나타내며, 레이아웃 면적은280㎛妇360㎛ 이다. 기존의 외장형 펌핑 커패시터를 사용한 펌프의 레이아웃 면적에 비해 10% 정도 줄어들었다.
- 각 전하펌프의 입력단과 부스트랩 노드에 NMOS 다이오드를 추가하여 초기 동작 시 Nl, N2 노드가 (VIN-IVN)전압으로 프리차지 하도록 하여 전하 펌핑시 부스트랩 노드가 서로 대칭적으로 동작하도록 하였다. 그리고 첫 번째 전하펌프의 구조를 다르게 설계하여 펌핑된 전하가 입력단으로 역류되는 현상을 방지하였고, 펌핑 클럭의 구동 드라이버를 펌핑 커패시터 바로 앞에 두어 기생 저항으로 인한 펌핑 클럭 라인의 전압강하를 방지하여 구동능력을 향상 시키므로 전하펌프의펌핑 능력을 높였다. 또한 내장형 펌핑 커패시터를 기존의 MIM 커패시터보다 용량이 2배 이상 커진 Stack-MIM 커패시터로 사용하여 같은 부하전류를 가지는 기존의 크로스-커플드 전하 전달 스위치를 이용한 전하펌프 보다 레이아웃 면적을 최소화하였다.
- 그리고 첫 번째 전하펌프의 구조를 다르게 설계하여 펌핑된 전하가 입력단으로 역류되는 현상을 방지하였고, 펌핑 클럭의 구동 드라이버를 펌핑 커패시터 바로 앞에 두어 기생 저항으로 인한 펌핑 클럭 라인의 전압강하를 방지하여 구동능력을 향상 시키므로 전하펌프의펌핑 능력을 높였다. 또한 내장형 펌핑 커패시터를 기존의 MIM 커패시터보다 용량이 2배 이상 커진 Stack-MIM 커패시터로 사용하여 같은 부하전류를 가지는 기존의 크로스-커플드 전하 전달 스위치를 이용한 전하펌프 보다 레이아웃 면적을 최소화하였다. 0.
- 또한 내장형 펌핑 커패시터를 기존의 MIM 커패시터보다 용량이 2배 이상 커진 Stack-MIM 커패시터로 사용하여 같은 부하전류를 가지는 기존의 크로스-커플드 전하 전달 스위치를 이용한 전하펌프 보다 레이아웃 면적을 최소화하였다. 0.13/zm Triple-Well DDI 공정을 이용하여 제작된 테스트 칩을 측정한 결과 정상적으로 동작하는 것을 확인하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.