$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

UHF대역 RFID 태그를 위한 저전력 고성능 아날로그 회로 설계
Design of Low-Power High-Performance Analog Circuits for UHF Band RFID Tags 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.12 no.1, 2008년, pp.130 - 136  

심현철 (인천대학교 전자공학과) ,  차충현 (인천대학교 전자공학과) ,  박종태 (인천대학교 전자공학과) ,  유종근 (인천대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 $UHF(860{\sim}960MHz)$ 대역 RFTD 태그(tag) 칩을 위한 저전력 고성능 아날로그 회로를 설계하였다. 설계된 아날로그 front-end 블록은 국제표준인 ISO/IEC 18000-6C(EPCglobal class1 generation2) 표준규격을 따르며, 성능테스트를 위한 메모리 블록을 포함하고 있다. 모든 회로를 1V에서 동작하도록 하여 세부 회로들의 전력소모를 최소화하였으며, 보다 정확한 복조를 위해 전류모드 슈미트 트리거를 포함한 ASK 복조기를 제안하였다. 제안된 복조기는 0.014% 복조오차를 갖는다. 설계된 회로를 0.18um CMOS 공정 변수를 이용하여 모의실험 한 결과 최소 $0.2V_{peak}$ 입력으로 동작 가능하며, 1V 전원전압에서 $2.63{\mu}A$의 전류소모를 갖는다. 칩 면적은 $0.12mm^2$이다.

Abstract AI-Helper 아이콘AI-Helper

This paper describes a low-power high-performance analog front-end block for $UHF(860{\sim}960MHz)$ band RFID tag chips. It satisfies ISO/IEC 18000-6 type C(EPCgolbal class1. generation2.) and includes a memory block for test. For reducing power consumption, it operates with a internally ...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 집적회로내의 회로들이 안정적인 동작을 하기 위해서는 전원전압이나 온도 변화 또는 외부환경요인의 변 화에도 안정된 기준전압 또는 기준전류를 발생시켜 주는 회 로가 필수적 이다. 본 논문에서는 CMOS 공정을 사용하여 면적이나 전력소모와 같은 추가적인 비용을 최 소화하면서도 좋은 특성을 갖는 기준전압 및 기준전류 발생회로를 설계하였다.
  • 본 논문에서는 UHF 대역 RFID 의 국제표준인 ISO/IEC 18000-6C 표준[1]을 만족하는 태그 칩을 위한 저전력 고성능 아날로그 회로를 설계 하였다. 설계된 아 날로그 회로는 성능 테스트를 위해 메모리 블록을 포함 하고 있으며, 태그의 인식률과 경제성을 위해 저전력 및 칩 면적의 최소화에 중점을 두고 설계하였다.
  • 본 논문에서는 기존의 큰 시정수를 갖는 저역통과 필 터로 인한 면적문제와 비교기로 인한 복조오차를 줄이 기 위해 적은 전류소모를 갖는 전류모드 슈미트트리거 [3]를 이용한 ASK복조기를 제안하였다. 제안된 ASK복 조기의 회로도를 그림 7에 나타내었다.
  • 본 논문에서는UHF대역 RFID 태그를 위한 저전력 고 성능 아날로그 회로를 설계하였다. 태그의 인식률을 높 이기 위해 설계된 모든 회로들을 태그 내부에서 발생되는 IV 전원전압으로 동작 가능하도록 설계하였으며, 저 전력의 bias 설계를 통한 BGR의 필요성을 제거하였다.

가설 설정

  • 그림 13은 설계된 회로의 모의실험결과를 나타내며, O.Wpeak의 RF신호가 태그에 입 력될 때를 가정하여 수행하였다. 0.
본문요약 정보가 도움이 되었나요?

참고문헌 (10)

  1. EPC Global Radio-Frequency Identity Protocols Class-1 Generation2 UHF RFID , Version 1.0.9 2005 

  2. Zheng Zhu, Behnam Jamali, Peter H. Cole, 'An HF/UHF RFID Analogue Front-end Design and Analysis' Auto-ID Centre White Paper Series, no. 1, 2005 

  3. S.R. Ramirez Chavez 'Mixed-mode Schmitt trigger equivalent circuit', Electronics Letters, vol 31, no 3, pp. 152-154, 2 Feb. 1995 

  4. 박지만 외, '접촉/비접촉 겸용 IC 카드를 위한 Type-B RF 회로 설계', 2001년도 한국 통신학회 하계 종합학술대회 논문집(하), 2001 

  5. Udo Karthaus, Martin Fischer, 'Fully Integrated Passive UHF RFID Transponder IC With 16.7 ${\mu}$ W Minimum RF Input Power', IEEE Journal of Solid-State Circuits, vol. 38, no. 10, pp. 1602-1608, Oct. 2003 

  6. 오원석, 유종근, 'CMOS RFID 트랜스폰더 Chip 설계' Proceeding of KICS summer conference, vol. 21, No. 2, pp. 1346-1349, 2000 

  7. Namjun Cho, Seong-Jun Song, Sunyoung Kim, Shinho Kim, Hoi-Jun Yoo, 'A 5.1 ${\mu}$ W UHF RFID Tag Chip intergrated with Sensors for Wireless Environmental Monitoring', IEEE International symposium on Circuits and Systems, pp. 279-282, 2005 

  8. Nhan Tran, Bomson Lee, Jong-Wook Lee, 'Development of Long-Rang UHF-band RFID Tag chip Using Schottky Diodes in Standard CMOS Technology', IEEE Radio Frequency Integrated Circuits Symposium, pp. 281-284, 2007 

  9. W. Jeon, J. Melngailis, R. W. Newcomb, 'CMOS Passive RFID Transponder with Read-Only Memory for Low Cost Fabrication', IEEE International Proceedings of SoC Conference, pp. 181-184, 2005 

  10. 심현철, 김경환, 박종태, 유종근 '900MHz 수동 RFID 태그를 위한 저전력 고성능 CMOS 아날로그 회로 설계' 2007년도 SoC 학술대회, 2007 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로