선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 하지만 일반적인 주파수 합성기 구조와는 달리 제안된 주파수 합성기는 DDS 칩이 PLL 의 기준 주파수로 동작하기 때문에 최종 줄력에 무시할 수 없는 잡음 원으로 동작한다. 따라서 본 논문에서는 위상 잡음 예측의 오차를 줄이기 위해 DDS 칩이 포함되는 잡음 모델링 방안을 제시하였다. 본 논문은 2장에서 주어진 주파수 합성 기 규격에 따라 주파수 합성 기의 설계 방안을 설명하고, 3장에서는 제안된 주파수 합성기의 위상 잡음 모델링 방안을 제시하고, 그 방안을 적용하여 예측된 결과와 구현된 주파수 합성기의 위상 잡음 분석 결과를 비교하며 결론을 맺는다.
- 본 논문에서는 X대역에서 고속도약 특성을 가지며, 동시에 고해상도 특성을 갖는 DDS Driven PLL 구조 주파수 합성기의 위상 잡음원을 분석하고, 위상 잡음을 예측할 수 있는 모델을 제안하였다. OCXO 및 VCO의 위상 잡음은 Leeson 모델을 이용하여 측정 데이터를 근거로 근사하였으며, DDS, PLL, 저 역 통과 필터는 위상 잡음 분포를 예측할 수 있는 모델을 정립하였다.
- 본 논문에서는 그림 1과 같이 주파수 혼합기 (mixer)를 포함하는 DDS Driven PLL 구조의 주파수합성기를 제안한다. 그림 1(a)는 주파수 합성기가 1.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.