선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 IEEE 80216e를 위한 LDPC 인코더를 구현하고 기존의 MVM대신에 cyclic shift registe와 XOR을 이용하여 새로운 반-병렬 구조를 제안하였다. 그리고 그 throughpute 기존의 구현 사례와 비교해 볼 때 상당히 빠른 성능을 보였다.
제안 방법
- (2) 표준의 encoding 방식은 Circulant Permutation Matiices(CPM)E를 기반으로 확장요소 z-factor에 따라 여러 부호길이로 확장이 가능하도록 정의되어있다. 기본적으로 LDPC 인코더의 하드웨어 구현은 XOR 연산을 사용하는 Matrix Vector Multiplyer(MVM), Back-Subshtution(BS), Vector Adder(VA)로 구성된다, 본 논문에서는 와이브로의 LDPC가 상당히 고속처리를 요구하기 때문에 이에 적합한 인코더를 설계하기 위해서 표준에서 사용되는 LDPC의 H행렬이 CPM으로 구성되는 특징을 이용하여 효율적인 설계 구조를 갖도록 IEEE 8021.16e의 LDPC 인코더를 하드웨어로 구현하며, CPM에 따른 반-병렬구조의 이점을 제안하고 기존의 구현사례(3)와 비교한다.
- 또한 만약 인코더의 설계를 위해 적은 클럭 사이클만 요구되는 완전 병렬 구조로 설계하는 경우에는 하드웨어의 크기가 상당히 커지게 된다. 오류정정기술의 특성상 에러 없는 통신을 위해서실제적으로 필요치 않는 리던던시 (redundancy)를 추가하는 부분이기 때문에 크기에 대한 제약이 따르기 마련이므로 완전 병렬 구조는 고속 동작하지만 크기에 대한 요구를 충족하기에는 적합하지 않다 본 논문에서는 적절한 하드웨어의 크기를 지니면서도 높은 처리율을 만족시키기 위해서 MVM과 BS의 사용 대신에 cyclic shift register와 XOR을 갖는 semi-parallel 구조로 이를 구성하여 클럭 사이클을 감소시킨다.
- 출력들이 필요하다. 때문에 효율적인 cyclic shift register를 구현하기 위해서 본 논문은 그림 6에서와 같은 Mulit-port Memory(M伊M)을 구성하였다. MPMe 하나의 입력을 저장하고 각기 다른 주소 값들에 따라 서로 달리 시프트된 데이터들을 출력한다.
- 표 3에서 보여진 결과와 같이 이는 기존의 구현 사례(3)보다 상당히 빠른 것이다. 기존의 구현 사례와의 정확한 비교를 위충H서, 구현 사례(3)과 같은 device를 사용하여 synthesis 를 수행하였다. 구현 사례(3)은 Xilinx vertex-2 xc2v4000-6ffll52> 사용했었다.
- 처리율을 가진다는 것을 보였다. 이러한 구조에 표준에서 정의된 여러 부호율을 지원하기 위해서 stage 2를 수행하기에 앞서, 각기 다른 부호율에 대응하는 A, C, B의 행렬에 속해있는 시프트의 출발점(starting points for cyclic shift)들을 ROM에 저장한 뒤 부호율에 관한 정보를 입력으로 받아 각기 다른 H 행렬로 입력 메시지를 부호화하도록 하였다. 제안한 구조는 단지 행렬의 시프트 출발점만을 ROM에 저장하면 되기 때문에 만약 기존의 구조에서 Multi-rate를 구성하려 할 때, 많은 행렬에 대한 정보를 저장했어야 하는 것보다 효율적으로 저장공간을 감소시킬 수 있다.
대상 데이터
- 제안된 구조의 검증을 위해서 Xilinx vertex-2 xc2v4000-6ffll52 device> synthesis를 위해 사용하였고, 최대 주파수 208M也를 얻었다. 그러므로 식 (13) 에따라 코드워드 처리율은 416Mbps이다.
- 기존의 구현 사례와의 정확한 비교를 위충H서, 구현 사례(3)과 같은 device를 사용하여 synthesis 를 수행하였다. 구현 사례(3)은 Xilinx vertex-2 xc2v4000-6ffll52> 사용했었다. 표 3에서 각기 다른 코드 워드 길이에 따른 결과를 비교하고 있다.
성능/효과
- 이번 장에서는 표준의 패리치 체크 행렬(H marices) 이 Circulant Permutation Matrices(CPM)로 구성되어있기 때문에, 기존의 M如质을 cyclic shift 曜istem와 multi-input XOR을 사용하여 LDPC 인코더를 구현할 수 있음을 보인다, 이는 효율적으로 throu昭hput을 향상시킬 것이다.
- 즉 stage 3의 클럭사이클은 z+(m-z)이다. 제안된 인코더의 모든 클럭사이클은 e(X)에 비의존적이기 때문에 클럭 사이클을 감소시킬 수 있고 처리율을 향상시킬 수 있다. e(X)는 임의의 이진 행렬 X가 포함하고 있는 1의 개수이다.
- 16e의 인코더는 2개의 합성 결과를 보여주고 있다. 첫 번째 결과는 cyclic 아lift register# Xilinx IP core generator의 dual port rams 으로 합성한 것이고, 이에 비해서 두 번째 결과는 chip 에서 Block Rams을 줄이기 위해서 cyclic shift roister 를 앞에서 제안했던 Multi Port Memory(MPM)를 구성하여 합성한 결과이다. 그리고 표 3에서 edge는 행렬의 1의 개수를 의미한다.
- 그리고 표 3에서 edge는 행렬의 1의 개수를 의미한다. 제안한 인코더 구조는 비슷한 edge 수를 가지는 기존의 구현 사례와 비교하여 slice는 40 -60%, block rams는 70% 정도의 감소를 보이면서도 처리율은 향상된 것을 확인할 수 있다.
- 지금까지, 제안한 반-병렬 구조의 LDPC 인코더가 고속 처리율을 가진다는 것을 보였다. 이러한 구조에 표준에서 정의된 여러 부호율을 지원하기 위해서 stage 2를 수행하기에 앞서, 각기 다른 부호율에 대응하는 A, C, B의 행렬에 속해있는 시프트의 출발점(starting points for cyclic shift)들을 ROM에 저장한 뒤 부호율에 관한 정보를 입력으로 받아 각기 다른 H 행렬로 입력 메시지를 부호화하도록 하였다.
- 이러한 구조에 표준에서 정의된 여러 부호율을 지원하기 위해서 stage 2를 수행하기에 앞서, 각기 다른 부호율에 대응하는 A, C, B의 행렬에 속해있는 시프트의 출발점(starting points for cyclic shift)들을 ROM에 저장한 뒤 부호율에 관한 정보를 입력으로 받아 각기 다른 H 행렬로 입력 메시지를 부호화하도록 하였다. 제안한 구조는 단지 행렬의 시프트 출발점만을 ROM에 저장하면 되기 때문에 만약 기존의 구조에서 Multi-rate를 구성하려 할 때, 많은 행렬에 대한 정보를 저장했어야 하는 것보다 효율적으로 저장공간을 감소시킬 수 있다. 지원가능한 부호율은 IEEE 802.
- 제안된 LDPC 인코더는 다양한 부호율의 적용함에도 불구하고 multi-rate 구조가 아닌 인코더와 비교해보아도 여전히 codeword throughpute] 손실이 크게 없음을 알 수 있다. 뿐만 아니라, ASIC으로 구성하는 경우 좀 더 빠른 throughpute- 만족시킬 수 있을 것이다.
- 제안하였다. 그리고 그 throughpute 기존의 구현 사례와 비교해 볼 때 상당히 빠른 성능을 보였다. 또한 여러 표준의 H 행렬이 CPM으로 구성되어 있기 때문에 제안된 LDPC 설계 방법은 와이브로 LDPC 인코더뿐만 아니라 여러 표준에 있어서도 사용할 수 있다.
- 이는 부호율 1/2, 부호길이 1536일 때 단지 한 개의 Xilinx vertex-4 xc4clx60-12ff668 device를 사용한 결과이다. 기존의 구현사례(3)가 16개의 instance와 부호길이 2000, 부호율 1/2일 때 1.2Gbps에 도달한 것과 비교하여 제안한 구조가 더 효율적이라는 것을 쉽게 알 수 있다. 표 4은 여러 instemce에 따른 synthesis 및 성능을 보여주고 있다.
후속연구
- 이에 비해 제안한 반-병렬구조가 더 효율적인 설계임은 명백하다. 또한 같은 H행렬에 기반하여 단지 다른 출발점을 갖도록 시프트 레지스터를 컨트롤 할 때, 제안한 구조는 코드 워드의 길이에 대응하여 유연하게 적용될 수 있다.
- 제안된 LDPC 인코더는 다양한 부호율의 적용함에도 불구하고 multi-rate 구조가 아닌 인코더와 비교해보아도 여전히 codeword throughpute] 손실이 크게 없음을 알 수 있다. 뿐만 아니라, ASIC으로 구성하는 경우 좀 더 빠른 throughpute- 만족시킬 수 있을 것이다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.