본 논문에서는 LTCC 다층회로 기술을 이용하여 GSM과 CDMA 대역을 분리 하는 diplexer를 설계 및 제작하여 그 특성을 측정하였다. Diplexer의 집적도를 높이가 위해 3차원 적층형 인덕터와 커패시터를 이용하여 유전율 7이고, 총 6층의 LTCC 기판에 설계되었다. 저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 병렬로 결합하여 두 대역의 주파수 대역의 선택성을 높였다. LTCC표준 공정으로 제작되어진 다이플렉서의 크기는CPW pad를 포함하여 3,450 ${\times}$4,000 ${\times}$694 ${\mu}$m3이다. GSM 대역에서 -1.35 dB 이하의 삽입 손실과 -5.66 dB 이상의 반사 손실, 그리고 CDMA 대역에서는 -1.54 dB 이하의 삽입 손실과 -9.30 dB 이상의 반사 손실의 특성을 나타내었다.
본 논문에서는 LTCC 다층회로 기술을 이용하여 GSM과 CDMA 대역을 분리 하는 diplexer를 설계 및 제작하여 그 특성을 측정하였다. Diplexer의 집적도를 높이가 위해 3차원 적층형 인덕터와 커패시터를 이용하여 유전율 7이고, 총 6층의 LTCC 기판에 설계되었다. 저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 병렬로 결합하여 두 대역의 주파수 대역의 선택성을 높였다. LTCC표준 공정으로 제작되어진 다이플렉서의 크기는CPW pad를 포함하여 3,450 ${\times}$4,000 ${\times}$694 ${\mu}$m3이다. GSM 대역에서 -1.35 dB 이하의 삽입 손실과 -5.66 dB 이상의 반사 손실, 그리고 CDMA 대역에서는 -1.54 dB 이하의 삽입 손실과 -9.30 dB 이상의 반사 손실의 특성을 나타내었다.
In this paper, a diplexer circuit to separate GSM from CDMA band is designed using a LTCC (Low Temperature Cofired Ceramic) multi-layer technology. In order to increase a integration capability of the diplexer, it is designed using 3-dimensional (3-D) multi-layer compact inductor and capacitors in e...
In this paper, a diplexer circuit to separate GSM from CDMA band is designed using a LTCC (Low Temperature Cofired Ceramic) multi-layer technology. In order to increase a integration capability of the diplexer, it is designed using 3-dimensional (3-D) multi-layer compact inductor and capacitors in e-layer LTCC substrate with a relative dielectric constant of 7. In order to achieve high selectivity of the bands, a shunt capacitor and inductor are designed in the high-pass filter (HPF) and low-pass filter (LPF), respectively. The size of the fabricated diplexer including CPW pads is 3,450 ${\times}$4,000 ${\times}$694 ${\mu}m^3$An insertion loss (IL) and return loss in GSM band are less than -1.35dB and more than -5.66dB,respectively. In the case of CDMA band, the IL of -1.54dBandRLof above -9.30dBare archived.
In this paper, a diplexer circuit to separate GSM from CDMA band is designed using a LTCC (Low Temperature Cofired Ceramic) multi-layer technology. In order to increase a integration capability of the diplexer, it is designed using 3-dimensional (3-D) multi-layer compact inductor and capacitors in e-layer LTCC substrate with a relative dielectric constant of 7. In order to achieve high selectivity of the bands, a shunt capacitor and inductor are designed in the high-pass filter (HPF) and low-pass filter (LPF), respectively. The size of the fabricated diplexer including CPW pads is 3,450 ${\times}$4,000 ${\times}$694 ${\mu}m^3$An insertion loss (IL) and return loss in GSM band are less than -1.35dB and more than -5.66dB,respectively. In the case of CDMA band, the IL of -1.54dBandRLof above -9.30dBare archived.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 소형화 및 집적화를 가능하게 하는 LTCC 기술을 이용하여 GSM과 CDMA 이중 대역 분리용 3차원 다이플렉서를 설계 하였다. 저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 병렬로 결합하여 원하는 주파수 대역의 선택성을 높였다.
본 연구에서는 3차원 LTCC 다층회로 기술을 이용하여 GSM과 CDMA 대역을 분리 하는 diplexer를 설계 및 제작하여 그 특성을 측정 하였다. Diplexei.
제안 방법
집중 수동 소자끼 리 연결되는 부분과 각 집중 수동 소자사이에 생기는 기생 커패시터와 인덕턴스는 다이플렉서의 특성에 영향을 주어 소자 값에 영향을 준다. 그래서 원하는 주파수 대역을 만족시키는 소자값을 찾기 위해, 각 집중 수동 소자를 최적화시켜 각 소자 값을 조절 하였다. 최적화된 3차원 적층형 다이플렉서 의 구조는 그림 4와 같으며 시뮬레 이션 결과는 그림 5 에 나타내었다.
필터를 먼저 설계 하였다. 그리고 저역 통과 필터에 인덕터(L3)를, 고역 통과 필터에 커패시터(C2)를 병렬로 연결함으로써, 저 역 통과 필터와 고역 통과 필터의 주파수 특성 중 일부 주파수 대역을 차단하였다. 그 결과 원하는 주파수 대역만을 통과 가능한 다이플렉서를 설계할 수 있었다.
다이 플렉서 의 초소형 화를 위 해 3차원 적 층형으로 인덕 터 와 커 패 시 터 를 설 계 하였다. 3차원 다이 플랙 서 의 설계를 위해 5층의 LTCC 기판이 이용되었고, 최소 6층으로 하는 LTCCfoundry 설계 규칙(designt니e)에 의해 나머지 1 층은 GND 층으로 이용되어 총 6층에 집적되었다.
다이플렉서의 기본 회로를 설계하였다. 또한 각 소자의 값을 최적화하여 최종 회로를 설계 하였다. 설계한다이플렉서의 회로는 그림 2와 같으며, 설계 결과는 그림 3과 같다.
본 연구에서 설계한 다이플렉서는 기본적으로 GSM 대역을 위한 저역통과 필터와CDMA 대역을 위한 고역 통과 필터의 결합으로 이루어져 있으며, 저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 출력 단에 병 렬로 그림 1과 같이 배치함으로써, 통과대역 특성을 나타내도록 설계하였다.
설계되어진 저역 통과 필터와 고역 통과 필터를 결합하여 다이플렉서의 기본 회로를 설계하였다. 또한 각 소자의 값을 최적화하여 최종 회로를 설계 하였다.
저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 병렬로 결합하여 원하는 주파수 대역의 선택성을 높였다. 설계된 저 역통과 필터와 고역 통과 필터는 총 6층의 LTCC 기판에 집적되었으며, 일반 LTCC foundry 공정을 이용하여 제 작하였으며, probe station을 이 용하여 그 특성 을 즉정하였다.
앞 절의 schematic 회로 설계 과정을 토대로 각 집중 수동 소자를 결합하여 저 역 통과 필터와 고역 통과 필터를 적층형 구조로 설계 하였으며 이를 결합하여 3차원 적층형 다이플렉서를3-DEM시뮬레이터를 [11] 이용하여 설계 하였다. 집중 수동 소자끼 리 연결되는 부분과 각 집중 수동 소자사이에 생기는 기생 커패시터와 인덕턴스는 다이플렉서의 특성에 영향을 주어 소자 값에 영향을 준다.
Diplexei.의 집적도를 높여 크기를 감소시키 기 위해 3차원 적층형 헤리컬 인덕터와 3차원 병 렬 적층 커패시터를 이용하여 설계되었다. 제작 되어진 다이플렉서의 크기는CPWpad를포함하여 3, 450 X 4, 000 X 694 pm3°] 다.
적층형 구조를 갖는 RF 소자는 작게 만들 수 있는 장점 이 있지만, 구조적으로 복잡하기 때문에schematic 회로를 이용하여 T-Chevychev 저역통과 필터와 고역 통과 필터를 먼저 설계 하였다. 그리고 저역 통과 필터에 인덕터(L3)를, 고역 통과 필터에 커패시터(C2)를 병렬로 연결함으로써, 저 역 통과 필터와 고역 통과 필터의 주파수 특성 중 일부 주파수 대역을 차단하였다.
대상 데이터
터 와 커 패 시 터 를 설 계 하였다. 3차원 다이 플랙 서 의 설계를 위해 5층의 LTCC 기판이 이용되었고, 최소 6층으로 하는 LTCCfoundry 설계 규칙(designt니e)에 의해 나머지 1 층은 GND 층으로 이용되어 총 6층에 집적되었다. 각 층의 높이는 1001血 이 며, 유전율은 7 이 다.
이론/모형
제작된 적층형 다이 플렉 서는 probe-station 에서 probing 방법을 이용하여 그 특성을 측정 하였으며, 그림 7에 측정결과를 나타내었다. 설계 결과와 비교하여 GSM 대역의 중심 주파수가923MI立에서 1, 260MHz로 이동하였으며, CDMA 대역의 중심 주파수는 1, 973 MHz에 서 2.
성능/효과
최적화된 3차원 적층형 다이플렉서 의 구조는 그림 4와 같으며 시뮬레 이션 결과는 그림 5 에 나타내었다. GSM (820-960MHz) 통과 대 역 에서 -0.45 dB 이 하의 삽입 손실과, 」15.86 dB 이상의 반사 손실 특성을 보였으며, CDMA(1, 750-1, 950MHz) 통과 대역에서는 -1.35 dB 이 하의 삽입 손실과, -16.84 dB 이 상의 반사 손실 특성을 보였다.
7에 측정결과를 나타내었다. 설계 결과와 비교하여 GSM 대역의 중심 주파수가923MI立에서 1, 260MHz로 이동하였으며, CDMA 대역의 중심 주파수는 1, 973 MHz에 서 2.100MHz 로 이 동 하였다. 또한 반사 손실 특성이 설계 결과와 비교 하여 다소 미흡하다.
3차원 다이플렉서를 설계 하였다. 저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 병렬로 결합하여 원하는 주파수 대역의 선택성을 높였다. 설계된 저 역통과 필터와 고역 통과 필터는 총 6층의 LTCC 기판에 집적되었으며, 일반 LTCC foundry 공정을 이용하여 제 작하였으며, probe station을 이 용하여 그 특성 을 즉정하였다.
통과 대역에서 반사손실은 -10曲 이하로 양호한 특성을 나타내 었다. 제한된 소자를 이용한 통과대 역 확보를 위해 GSM 대 역 에 비 해 CDMA 대 역 에 서 rejection ratio 상 대적으로 약간 열화된 특성을 나타내었다. CDMA 대역에 서 rejection ratio는 -14 dB이 하를 나타내 었 다.
이 결과는 기본 설계 시 기판의 높이가 100pm로 설계 되었으나 공정상에서 1141皿으로 변경됨으로써 커패시턴스 값의 감소와 인덕턴스의 값의 상승과 기 생성분의 증가로 인한, 측정치와 설계 값의 차이를 나타낸다. 측정되어진 GSM 대역의 통과 필터는-L35dB 이하의 삽입 손실과 -5.66dB 이상의 반사 손실, CDMA 대역의 통과 필터는 -1.54dB 이하의 삽입 손실과-9.30dB 이상의 반사 손실의 특성을 보였다.
참고문헌 (11)
최선희, "GSM협회의 공식집계를 통해 본 세계 이동전화시장의 현황과 전망", 방송통신정책, 제 21권 4호, pp56-62, 2009
Young Chul Lee, "A 60GHz Stripline BPF for LTCC System-in-Package Applications", IEEE MTT-S International Microwave Symposium, pp. 1413-1416. 2005
Dong-Su Kim, "LTCC front-end modules for multi-band applications", 36th Eur. Microwave. conf., vol. 1, pp. 541-544, 2006
Dong Ho kim, "Implementation of an LTCC Quad-band Module for WLAN and WiMAX Applications", 38th Eur. Microwave. conf., pp. 614-617, 2006
Y.H Park, "LTCC quad band GSM RF transceiver using integrated passive matching network", Eur. Microwave. conf., pp 407-410, 2005
Y.S Zhu and W.K. Chen, "On the design of a diplxer having Butterworth characteristics." IEEE Trans Circ Syst 35, pp. 1455-1457. 1988
D.C. Youla, S.U.Pillai, and F. Winter, "Theory and design of maximally flat low-pass high-pass reactance ladder diplexers", IEEE Trans Circ Syst 39. pp. 337-350. 1992
Byoung Hwa Lee, "Compact Diplexer and Its Implementation for Wireless Communication Systems", Microwave and Optical Technology Letters, vol. 48, No. 7, pp 1413-1415, July 2006
Martin Fritz, "A Diplxer Based on Trasnsmission Lines Implemented in LTCC", IEEE trans. Microwave Theory Tech, vol. 29, no. 3, pp. 427-432, Auguset 2006.
Wei-Qin Xu, "Quasi-Lumped Design of UMTS Diplexer using Combined CPW and Microstrip", Microwave and Optical Technology Letter. vol. 51. no 1. pp. 150-152. january 2009
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.