FFT(Fast Fourier Transform)는 IEEE 802.22와 같은 여러 무선표준에서 사용되는 OFDM 시스템의 주요 블록 중 하나이다. FFT의 전력소모 감소, 면적감소, 고속동작을 위해 새로운 FFT 아키텍처 개발, twiddle factor 곱셈을 위한 곱셈기의 수나 면적감소, 제어회로의 단순화 등에 초점을 둔 FFT 프로세서의 구현에 관한 연구가 지속적으로 진행되어왔다. FFT의 입력포인트 수 N이 증가함에 따라 $log_2N$ 개의 각 FFT 스테이지 구현에 사용되는 시프트레지스터(또는, 페모리)가 차지하는 비중이 전체 FFT회로의 70%이상이 되며 이러한 메모리들은 FFT의 처음 두 스테이지에 집중되어 두 스테이지의 메모리가 전체 메모리의 75%를 차지한다. 본 논문에서는 OFDM 송신부의 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리 사이즈를 감소시키기 위해 입력변조신호, 파일럿(pilot)신호, 널(null) 신호의 mapping을 IFFT와 결합하는 새로운 기법을 제안한다. Cognitive radio 시스템에 적용하기 위한 2048포인트 IFFT를 제안한 방법으로 설계하고 메모리가 차지하는 면적에서 기존의 방법과 비교하여 38.5%이상의 이득을 가짐을 보인다.
FFT(Fast Fourier Transform)는 IEEE 802.22와 같은 여러 무선표준에서 사용되는 OFDM 시스템의 주요 블록 중 하나이다. FFT의 전력소모 감소, 면적감소, 고속동작을 위해 새로운 FFT 아키텍처 개발, twiddle factor 곱셈을 위한 곱셈기의 수나 면적감소, 제어회로의 단순화 등에 초점을 둔 FFT 프로세서의 구현에 관한 연구가 지속적으로 진행되어왔다. FFT의 입력포인트 수 N이 증가함에 따라 $log_2N$ 개의 각 FFT 스테이지 구현에 사용되는 시프트레지스터(또는, 페모리)가 차지하는 비중이 전체 FFT회로의 70%이상이 되며 이러한 메모리들은 FFT의 처음 두 스테이지에 집중되어 두 스테이지의 메모리가 전체 메모리의 75%를 차지한다. 본 논문에서는 OFDM 송신부의 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리 사이즈를 감소시키기 위해 입력변조신호, 파일럿(pilot)신호, 널(null) 신호의 mapping을 IFFT와 결합하는 새로운 기법을 제안한다. Cognitive radio 시스템에 적용하기 위한 2048포인트 IFFT를 제안한 방법으로 설계하고 메모리가 차지하는 면적에서 기존의 방법과 비교하여 38.5%이상의 이득을 가짐을 보인다.
FFT(Fast Fourier Transform) processor is one of the key components in the implementation of OFDM systems for many wireless standards such as IEEE 802.22. To improve the performances of FFT processors, various studies have been carried out to reduce the complexities of multipliers, memory interface, ...
FFT(Fast Fourier Transform) processor is one of the key components in the implementation of OFDM systems for many wireless standards such as IEEE 802.22. To improve the performances of FFT processors, various studies have been carried out to reduce the complexities of multipliers, memory interface, control schemes and so on. While the number of FFT stages increases logarithmically $log_2N$) as the FFT point-size (N) increases, the number of required registers (or, memories) increases linearly. In large point-size FFT designs, the registers occupy more than 70% of the chip area. In this paper, to reduce the memory size of IFFT for OFDM transmitters, we propose a new IFFT design method based on a combined mapping of modulated data, pilot and null signals. The proposed method focuses on reducing the sizes of the registers in the first two stages of the IFFT architectures since the first two stages require 75% of the total registers. By simulations of 2048-point IFFT design for cognitive radio systems, it is shown that the proposed IFFT design method achieves more than 38.5% area reduction compared with previous IFFT designs.
FFT(Fast Fourier Transform) processor is one of the key components in the implementation of OFDM systems for many wireless standards such as IEEE 802.22. To improve the performances of FFT processors, various studies have been carried out to reduce the complexities of multipliers, memory interface, control schemes and so on. While the number of FFT stages increases logarithmically $log_2N$) as the FFT point-size (N) increases, the number of required registers (or, memories) increases linearly. In large point-size FFT designs, the registers occupy more than 70% of the chip area. In this paper, to reduce the memory size of IFFT for OFDM transmitters, we propose a new IFFT design method based on a combined mapping of modulated data, pilot and null signals. The proposed method focuses on reducing the sizes of the registers in the first two stages of the IFFT architectures since the first two stages require 75% of the total registers. By simulations of 2048-point IFFT design for cognitive radio systems, it is shown that the proposed IFFT design method achieves more than 38.5% area reduction compared with previous IFFT designs.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 IEEE 802.22를 포함한 무선 고속 데이터 전송을 위해 사용되는 OFDM 시스템의 핵심 블록인 IFFT에서 큰 면적을 차지는 첫 번째 스테이지와 두 번째 스테이지의 메모리를, 줄이기 위해 Radix-2, SDF 구조에 적용할 수 있는 WT의 효율적인 설계 방법을 제시하였다. 제안방법을 이용하여 Cognitive Radio용 Radix-24 SDF 2048포인트 IFFT를 설계하였다.
개발이 필요하다. 본 논문에서는 변조데이터 뿐 아니라 파일럿신호 및 널 신호를 고려한 정수매핑 방법을 제안하고 이를 이용해 효율적으로 IFFT의 메모리를 감소시킬 수 있음을 보인다.
예로서 16-QAM의 경우를 살펴보자. 16-QAM의 constellation point는 그림 5와 같다.
제안 방법
그림 10의 구조와 같은 CR을 위한 Radix-24 SDF 2048포인트 IFFT를 제안한 구조와 기존의 구조로 Verilog HDL로 코딩하였고 삼성 0.13um 라이브러리를 이용해 합성하여 면적과 파워를 비교하였다. CR 시스템에서는 BPSK, QPSK, 16-QAM, 64-QAM 변조 방식을 다 지원해야 하며 SQNR이 70 dB 이상이어야 한다.
식 ⑴과 같이 Xinod를 미리 곱한 후 양자화를 하면 요구되는 입력 워드 길이가 증가되어야하기 때문에 본 논문에서는 그림 1에서와같이 血od를 곱하고 양자화하는 연산을 두 번째 스테이지 이후에 수행하는 방법을 제안한다. 이와 같이 함으로써 전체 메모리의 行%가 집중되어있는 첫 번째와 두 번째 스테이지에서 메모리의 요구량을 감소시킬 수 있다.
22를 포함한 무선 고속 데이터 전송을 위해 사용되는 OFDM 시스템의 핵심 블록인 IFFT에서 큰 면적을 차지는 첫 번째 스테이지와 두 번째 스테이지의 메모리를, 줄이기 위해 Radix-2, SDF 구조에 적용할 수 있는 WT의 효율적인 설계 방법을 제시하였다. 제안방법을 이용하여 Cognitive Radio용 Radix-24 SDF 2048포인트 IFFT를 설계하였다. 기존의 IFFT 구조로 설계한 경우와 비교하여 면적과 파워에 서약 34.
. 출력에 대해 설명하고, HI장에서는 정수매핑을 이용한 IFFT 메모리감소 방법을 제안한다. IV장에서는 제안하는 방법으로 Radix-24 SDF 구조의 CR 시스템을 위한 2048포인트 IFFT를 설계하여 결과를 비교하고, 끝으로 V장에서 결론을 맺는다.
성능/효과
그림 10에서 박스 표시한 부분을 제안한 방법과 mapping을 사용하지 않은 기존의 방법으로 설계하여 표 8에서 비교하였으며 제안한 방법에 의해 34.7%의 면적 감소와 33.4%의 파워 감소를 얻을 수 있음을 알 수 있다.
제안방법을 이용하여 Cognitive Radio용 Radix-24 SDF 2048포인트 IFFT를 설계하였다. 기존의 IFFT 구조로 설계한 경우와 비교하여 면적과 파워에 서약 34.7%, 33.4%의 감소를 얻었다.
22의 2048포인트 FFT와 같이 큰 포인트 사이즈의 FFT 프로세서에 대한 요구가 증가하고 있다⑸ FFT의 포인트 수 N이 증가함에 따라 스테이지 개수는 로그함수 logaN 으로 증가하지만 시프트 레지스터(또는, 메모리)는 선형적으로 증가하게 된다. 따라서, 전체 FFT 회로에서 메모리가 차지하는 비중이 약 70% 이상이 되며 이러한 메모리들은 FFT의 처음두 스테이지에 집중되어두 스테이지의 메모리가 전체메모리의 75%를 차지한다.
본 논문에서 제안한 방법은 높은 정밀도를 요구하여긴 위드길이가 요구되는 무선 통신시스템 및 요구되는 IFFT의 포인트가 큰 시스템에 사용될 경우 더 큰 이득을 가져 올 수 있다.
참고문헌 (6)
S. He and M. Torkelson, "A new approach to pipeline FFT processor," in Proc. 10th International Parallel Processing Symp. (IPPS '96), pp. 766-770, 1996.
S. He and M. Torkelson, "Designing pipeline FFT processor for OFDM (de)Modulatioin," in Proc. IEEE URSI Int. Symp. Signals, Syst., Electron., pp. 257-262, 1998.
S. Yu and E. E. Swartzlander, Jr., "A pipelined architecture for the multidimensional DFT," IEEE Transactions on Signal Processing, vol. 49, pp. 2096-2102, 2001.
IEEE 802.22/ Draft Standards for Wireless Regional Area Networks Part 22: Cognitive Wireless RAN Medium Access Control(MAC) and Physical Layer(PHY) specifications, 2006.
In-Gul Jang, Yong-Eun Kim, Yi-Nan Xu and Jin-Gyun Chung, "Efficient IFFT design using mapping method," in Proc. IEEE APCCAS 2008, pp. 878-881, Nov. 2008.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.