$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Short-Channel Bulk-Type MOSFET의 문턱전압 도출을 위한 해석적 모델
An Analytical Model for Deriving The Threshold Voltage of a Short-channel Bulk-type MOSFET 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.47 no.12 = no.402, 2010년, pp.17 - 23  

양진석 (홍익대학교 전자전기공학부) ,  오영해 (홍익대학교 전자전기공학부) ,  서정하 (홍익대학교 전자전기공학부)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 단 채널 bulk-type MOSFET의 문턱전압의 표현식을 해석적으로 도출하는 모텔을 제시하였다 게이트 절연층 내에서는 2차원 Laplace 방정식을, silicon body 내 공핍층에서는 2차원 Poisson 방정식을 Fourier 계수 방법을 이용하여 풀어냈으며, 이로부터 채날 표면전위의 최소치를 도출하고 문턱 전압 표현 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 각종 parameter와 bias 전압에 대한 의존성을 비교적 정확히 도출할 수 있음을 확인할 수 있었다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, a new analytical model for deriving the threshold voltage of a short-channel bulk-type MOSFET is suggested. Using the Fourier coefficient method, the Laplace equation in the oxide region and the Poisson equation in the depleted silicon region have been solved two-dimensionally. Making...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 bulk-type MOSFET의 문턱전압 도출에 관한 비교적 정확한 해석적 모델을 제안하였다. 기존의 논문들의 경우에서는 근사 및 fitting parameters 를 적용하여 문턱전압의 표현식을 도출한 데 비해 본 논문에서 제안한 해석적 모델은 간단하면서 순조로운 논리적 과정을 통해서 문턱전압의 표현식을 도출하고 있다.

가설 설정

  • VGS, VDS 및 丫及는 각각 source를 기준으로 한 gate 와 drain 및 기판의 전압을 나타낸다. 본 연구에서는 Si 기판내의 도핑 농도가 Na로 균일하고 gate oxide 층 내의 전하밀도는 무시할 수 있는 경우로 제한하자. 이 경우, oxide층과 Si 기판 내 공간전하 영역의 전위 叩(#, 力는 반전층이 형성되지 않은 subthreshold 동작영역어】서, 즉 gate 전압이 문턱전압 이하의 조건어]서, 다음의 2차원 Laplace 방정식과 Poisson 방정식을 만족하게 된다.
본문요약 정보가 도움이 되었나요?

참고문헌 (12)

  1. ITRS, International Technology Roadmap for semiconductors; 2008. 

  2. Baccarani G, Wodman MR, Dennard R H. "Generalized scaling theory and it's application a 1/4 micrometer MOSFET design", IEEE Trans. Electron Devices, vol. 31(4), pp.452, 1984. 

  3. L. D. Yau, "A Simple theory to predict the threshold voltage of short-channel IGFET's", Solid-State Electron, vol. 26, pp.1059, 1974. 

  4. Toru Toyabe, Shojioro Asai, "Analytical Models of Threshold Voltage and Breakdown Voltage of Short-Channel MOSFET's Derived from Two- Dimensional Analysis", IEEE Trans. Electron Devices, vol. 26(4), pp.453, 1979. 

  5. K. N. Ratnakumar, James D. Meindl, "Short- Channel MOST Threshold Voltage Model" IEEE Journal of Solid State Circuits, vol. 17(5), pp.937, 1982. 

  6. D. R. Poole, D. L. Kwong, "Two-Dimensional Analytical Modeling of Threshold Voltages of Short-Channel MOSFET's", IEEE Electron Devices Letter, vol. 5(11), pp.443, 1984. 

  7. Chun-Hsing Shih, Yi-Min Cheb, Chenhsin Lien, "An analytical threshold voltage roll-off equation for MOSFET by using effective-doping model", Solid-State Electron, vol. 49, pp.808, 2005. 

  8. Anil Kumar, Toshiharu Nagumo, Gen Tsutsui, Toshiro Hiramoto, "Analytical model of body factor in short channel bulk MOSFETs for low voltage applications", Solid-State Electron, vol. 48, pp.1763, 2004. 

  9. Raghunath Murali, L. Austin, Lihui Wang, D. Meindl, "Short-Channel Modeling of Bulk Accumulation MOSFETs", IEEE Trans. Electron Devices, vol. 51(6), pp.940, 2004. 

  10. Raghunath Murali, James D. Meindl, "Modeling the effect of source/drain junction depth on bulk-MOSFET scaling", Solid-State Electron, vol.51 pp.823, 2007. 

  11. MEDICI Two Dimensional Device Simulation Program, Version 2002. 4, User Manual. Avant! corporation, TCAD Business Unit. 

  12. Zhi-Hong Liu, Cheming Hu, Jian-Hui Huang, Tung-Yi Chan, Min-Chie Jeng, Ping K. KO, Y. C. Cheng, "Threshold Voltage Model for Deep- Submicrometer MOSFET's", IEEE Trans. Elect- ron Devices, vol. 40(1), pp.86, 1993. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로