[논문]Low-Frequency Noise 측정을 통한 Bottom-Gated ZnO TFT의 문턱전압 불안정성 연구

정광석; 김영수; 박정규; 양승동; 김유미; 윤호진; 한인식; 이희덕; 이가원

doi:10.4313/jkem.2010.23.7.545

Abstract ▼ AI-Helper

Low-frequency noise (1/f noise) has been measured in order to analyze the Vth instability of ZnO TFTs having two different active layer thicknesses of 40 nm and 80 nm. Under electrical stress, it was found that the TFTs with the active layer thickness of 80 nm shows smaller threshold voltage shift (...

Low-frequency noise (1/f noise) has been measured in order to analyze the Vth instability of ZnO TFTs having two different active layer thicknesses of 40 nm and 80 nm. Under electrical stress, it was found that the TFTs with the active layer thickness of 80 nm shows smaller threshold voltage shift (${\Delta}V_{th}$) than those with thickness of 40 nm. However the ${\Delta}V_{th}$ is completely relaxed after the removal of DC stress. In order to investigate the cause of this threshold voltage instability, we accomplished the 1/f noise measurement and found that ZnO TFTs exposed the mobility fluctuation properties, in which the noise level increases as the gate bias rises and the normalized drain current noise level($S_{ID}/{I_D}^2$) of the active layer of thickness 80 nm is smaller than that of active layer thickness of thickness 40 nm. This result means that the 80 nm thickness TFTs have a smaller density of traps. This result correlated with the physical characteristics analysis performmed using XRD, which indicated that the grain size increases when the active layer thickness is made thicker. Consequently, the number of preexisting traps in the device increases with decreasing thickness of the active layer and are related closely to the $V_{th}$ instability under electrical stress.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 저온에서 제작된 서로 다른 활성층 두께를 갖는 ZnO TFT들의 물리적, 전기적 특성을 비교 분석함으로써 앞 서 언급했던 문턱 전압 불안정성의 원인을 규명하고자 한다. 특히, 전기적 분석 방법으로 low frequency noise (1/f noise) 방법을 도입하였다.

제안 방법

박막의 두께에 따른 트랩 밀도 변화 원인을 물리적으로 확인하기 위해 XRD 분석을 수행하였다. 그림 6은 활성 층 두께에 따른 XRD spectra를 나타내고 있다.
본 논문에서는 문턱 전압 불안정성의 원인을 찾기 위해서 활성 층 두께를 40 nm와 80 nm로 달리하는 bottom-gated ZnO TFT를 제작한 후, 1/f noise 특성을 비교 분석하였다. 전기적인 스트레스 인가 시 문턱 전압 변화가 대수적으로 시간에 의존한 power law 관계를 보인다는 점과 변화된 문턱 전압이 상온에서 회복되는 점을 통해 소자 불안정성 원인이 interface나 oxide내 일시적인 전하 trapping으로 짐작할 수 있는데 이는 스트레스 인가 시 더 큰 문턱 전압 변화를 보인 40 nm 소자의 경우 트랩 밀도를 의미하는 1/f noise level이 더 크게 나타나는 결과와 일치한다.
제작된 bottom-gated ZnO TFT들의 특성 분석은 다음과 같다. 전기적인 특성의 경우 Agilent 4156C를 이용하여 DC 게이트 전압 스트레스에 따른 변화를 분석하였고, Dynamic Signal Analizer (35670A) 와 Low Noise Current Parameter (SR570)를 이용하여 1/f noise를 측정하였다. 또한 서로 다른 두께를 가지는 ZnO의 결정 구조와 grain size 비교를 위한 물리적 분석 방법으로 XRD (x-ray diffraction)를 함께 시행하였다.
활성 층 두께에 따른 트랩 특성의 차이를 명확히 하기 위해서 1/f noise 측정을 수행하였다. 그림4의 (a)와 (b)는 고정된 주파수 (20, 40, 100 Hz)에서의 서로 다른 활성 층 두께를 가지고 있는 ZnO TFT의 정규화 된 드레인 전류 noise 대 VGS-VTH 의 그래프를 보여주고 있다.

이론/모형

전기적인 특성의 경우 Agilent 4156C를 이용하여 DC 게이트 전압 스트레스에 따른 변화를 분석하였고, Dynamic Signal Analizer (35670A) 와 Low Noise Current Parameter (SR570)를 이용하여 1/f noise를 측정하였다. 또한 서로 다른 두께를 가지는 ZnO의 결정 구조와 grain size 비교를 위한 물리적 분석 방법으로 XRD (x-ray diffraction)를 함께 시행하였다.
본 논문에서는 저온에서 제작된 서로 다른 활성층 두께를 갖는 ZnO TFT들의 물리적, 전기적 특성을 비교 분석함으로써 앞 서 언급했던 문턱 전압 불안정성의 원인을 규명하고자 한다. 특히, 전기적 분석 방법으로 low frequency noise (1/f noise) 방법을 도입하였다. 1/f noise 측정은 공정 조건에 따른 interface 및 grain boundary trap의 밀도를 비교 분석하는 방법으로 a-Si TFT 및 poly-Si TFT에 적용되어 사용되어져 왔으며 최근 들어 a-IGZO TFT 적용 결과들이 보고되고 있다 [7-9].

성능/효과

활성 층 두께에 따른 소자 특성을 비교하면 다음과 같다. 먼저 문턱전압은 linear fitting을 하여 추출하였고, 40 nm에서 10.7 V로 80 nm의 8.68 V 보다 상대적으로 더 큰 값을 보였으며, SS는 drain current 0.1 nA 지점에서 추출되었는데 40 nm에서 6.01 V/decade, 80 nm 에서는 5.48 V/decade로 40 nm에서 역시 더 큰 값으로 나타났다. 그리고 전계 효과 mobility는 linear region에서 drain current 10 nA 지점에서 계산되었는데, 40 nm에서 0.
스트레스 시간이 증가함에 따라 문턱전압도 증가하였으며, 40 nm에서의 문턱 전압 변화가 80 nm에서 보다 더 크게 변화하였다. 하지만, 스트레스 전압이 제거되었을 때 그림 3의 (b)에 나타낸 바와 같이 활성 층 두께에 상관없이 동일한 변화율로 초기 문턱전압 값에 접근하는 특성을 보였으며, 대략 24시간이 지났을 때 두 소자들 모두 초기 문턱전압 값으로 완전히 회복되었다.
전기적인 스트레스 인가 시 문턱 전압 변화가 대수적으로 시간에 의존한 power law 관계를 보인다는 점과 변화된 문턱 전압이 상온에서 회복되는 점을 통해 소자 불안정성 원인이 interface나 oxide내 일시적인 전하 trapping으로 짐작할 수 있는데 이는 스트레스 인가 시 더 큰 문턱 전압 변화를 보인 40 nm 소자의 경우 트랩 밀도를 의미하는 1/f noise level이 더 크게 나타나는 결과와 일치한다. 이상의 결과는 활성 층의 두께가 증가함에 따라 결정크기가 증가한다는 XRD 분석 결과로부터 원인을 설명할 수 있었다. 즉 활성 층 두께가 얇아짐에 따라 grain size가 감소하면서 트랩 밀도가 증가하고 이로 인한 문턱전압 변화 및 전자 산란이 더욱 크게 되는 것으로 이상의 결과는 기존에 a-Si, poly-Si 기반의 소자에 존재하는 트랩 분석에 주로 사용되었던 1/f noise 분석이 ZnO 분석에도 매우 유용하게 사용될 수 있음을 보여준다.
이상의 결과는 활성 층의 두께가 증가함에 따라 결정크기가 증가한다는 XRD 분석 결과로부터 원인을 설명할 수 있었다. 즉 활성 층 두께가 얇아짐에 따라 grain size가 감소하면서 트랩 밀도가 증가하고 이로 인한 문턱전압 변화 및 전자 산란이 더욱 크게 되는 것으로 이상의 결과는 기존에 a-Si, poly-Si 기반의 소자에 존재하는 트랩 분석에 주로 사용되었던 1/f noise 분석이 ZnO 분석에도 매우 유용하게 사용될 수 있음을 보여준다.

질의응답

핵심어	질문	논문에서 추출한 답변
	a-Si:H TFT의 문제점은?	ZnO를 활성 층으로 하는 TFT (thin film transistor)는 plastic 기판에서 저온으로 제작 될 수 있어 낮은 생산 비용의 대 면적 display 혹은 flexible display 용으로 많은 관심을 받고 있다 [1,2]. 현재 LCD (liquid crystal display) 구동 소자로 광범위하게 사용되고 있는 a-Si:H TFT의 경우 이동도가 낮아 구동 주파수가 증가함에 따라 charging time이 길어 별도의 보상 회로를 구성해야 한다. Poly-Si 기반의 TFT는 이동 도는 좋지만 대 면적 display 적용 시 광원으로 line beam을 사용하는데 어려움이 있으며 별도의 도핑을 거쳐야 하므로 단가 상승 측면 등의 단점들이 예상되기 때문에 우수한 이동도를 갖는 ZnO 기반의 산화물 TFT는 더욱 각광을 받고 있다 [3,4].
	ZnO를 활성 층으로 하는 TFT가 Poly-Si 기반의 TFT보다 좋은 이유는?	현재 LCD (liquid crystal display) 구동 소자로 광범위하게 사용되고 있는 a-Si:H TFT의 경우 이동도가 낮아 구동 주파수가 증가함에 따라 charging time이 길어 별도의 보상 회로를 구성해야 한다. Poly-Si 기반의 TFT는 이동 도는 좋지만 대 면적 display 적용 시 광원으로 line beam을 사용하는데 어려움이 있으며 별도의 도핑을 거쳐야 하므로 단가 상승 측면 등의 단점들이 예상되기 때문에 우수한 이동도를 갖는 ZnO 기반의 산화물 TFT는 더욱 각광을 받고 있다 [3,4].
	ZnO를 활성 층으로 하는 TFT의 장점은?	ZnO를 활성 층으로 하는 TFT (thin film transistor)는 plastic 기판에서 저온으로 제작 될 수 있어 낮은 생산 비용의 대 면적 display 혹은 flexible display 용으로 많은 관심을 받고 있다 [1,2]. 현재 LCD (liquid crystal display) 구동 소자로 광범위하게 사용되고 있는 a-Si:H TFT의 경우 이동도가 낮아 구동 주파수가 증가함에 따라 charging time이 길어 별도의 보상 회로를 구성해야 한다.

참고문헌 (15)

O. T. Niwa, T. Ben, and Y. Takahashi, J. Appl. Phys. Part 1, 40, 297 (2001).

상세보기
J. H. Chung, J. Y. Lee, and H. S. Kim, Thin Solid Film, 516, 9 (2008).
R. B. M. Cross and M. M. De Souza, Appl. Phys. Lett. 89, 263513 (2006).

상세보기
K. Nomura1, T. Kamiya, M. Hirano, and H. Hosono,

상세보기
Y.-S. Kim, M.-H. Kang, D.-H. Nam, K.-I Choi, H.-D.

원문보기 상세보기
A. Suresh and J. F. Muth, Appl. Phys. Lett. 92, 033502

상세보기
S. L. Rumyantsev, S. H. Jin, M. S. Shur, and M.-S.
C. A. Dimitriadis, F. V. Farmakis, G. Kamarinos,
I.-T. Cho, W.-S. Cheong, C.-S. Hwang, J.-M. Lee,

상세보기
R. B. M. Cross and M. M. De Souza, IEEE Trans. Device & Materials Reliability, 8, 2 (2008).

상세보기
L. K. J. Vandamme, X. Li, and D. Rigaud, IEEE Trans. Electron. Devices 41, 1936 (1994).

상세보기
D. Rigaud, M. Valenza, and J. Rhayem, IEE Proc., Circuits Devices Syst. 149, 75 (2002).

상세보기
E. Simoen and C. Claeys, Solid-State Electron. 43,
Y. Cheng and C. Hu, MOSFET modeling & BSIM3 user's guide (Kluwer Academic Publishers,
J.-H. Lee, J. Electroceram. 23, 512 (2009).

상세보기

이 논문을 인용한 문헌

저자의 다른 논문 :

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Low-Frequency Noise 측정을 통한 Bottom-Gated ZnO TFT의 문턱전압 불안정성 연구
Analysis of the Threshold Voltage Instability of Bottom-Gated ZnO TFTs with Low-Frequency Noise Measurements 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

이론/모형

성능/효과

질의응답

참고문헌 (15)

이 논문을 인용한 문헌

저자의 다른 논문 :

연구과제 타임라인

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Low-Frequency Noise 측정을 통한 Bottom-Gated ZnO TFT의 문턱전압 불안정성 연구 Analysis of the Threshold Voltage Instability of Bottom-Gated ZnO TFTs with Low-Frequency Noise Measurements 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

이론/모형

성능/효과

질의응답

참고문헌 (15)

이 논문을 인용한 문헌

저자의 다른 논문 :

정광석 (16) 박정규 (2) 양승동 (17) 김유미 (14) 윤호진 (16) 한인식 (15) 이희덕 (80) 이가원 (57)

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

Low-Frequency Noise 측정을 통한 Bottom-Gated ZnO TFT의 문턱전압 불안정성 연구
Analysis of the Threshold Voltage Instability of Bottom-Gated ZnO TFTs with Low-Frequency Noise Measurements 원문보기

AI 본문요약
AI-Helper