선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 상용으로 주로 사용하는 마이크로스트립 선로 기반의 회로와 쉽게 연결할 수 있도록마이크로스트립 선로로부터 SSL로, 혹은 그 역으로천이할 수 있는 그림 2에서 보여주는 새로운 전이구조를 제안하고 이를 구현하였다. 그림 2(a)의 구조는 윗면의 하우징을 제거한 상태의 새로운 전이 구조의 평면도를 보여준다.
- 본 논문에서는 새로운 구조의 광대 역 마이크로스트립-SSL 전이 구조를 소개하고, 그 설계 방법을 제시하고 있다. 또한 이러한 전이 구조를 이용하여 저역 통과, 고역 통과, 대역 통과 여파기를 설계하고 구현한 예를 보여주고 있는데, 구현된 대역 통과 여파기는 2.
- 본 논문에서는 새로운 구조의 초광대역 마이크로스트립-SSL 전이 구조를 제안하였다. 이를 이용하여 SSL 여파기 자체만의 설계를 통해 별도의 튜닝 없이간편 하게 고성능의 여파기를 구현할 수 있음을 보였다.
제안 방법
- 그림 5(a)에서 보여주는 7단의 체비세브(Chebyshev) 저역 통과 여파기를 구현하기 위하여, SSL 구조를이용하여 그림 5(b)와 같이 설계하였다. 즉, 저역 여파기의 구조는 직렬 인덕터와 병렬 커패시터로 구성되어 있는데, 그림 4의 (b)와 ©를 이용하여, 저역 통과 여파기의 인덕턴스와 커패시턴스의 값에 맞게 설계하여 구성하였다. 높은 주파수에서의 다른 성분간의 커플링과 기생 성분의 영향은 Microwave CST Studio를 이용하여 최적화를 통하여 설계하였다.
- 2-2절에서 구현한 SSL 저역 및 고역 통과 여파기를 이용하여 SSL 대역 통과 여파기를 구현하였다. 이러한 대역 통과 여파기의 모습을 그림 7에서 보여 주고 있다.
- 같다. RO 4003 8 mil 기판을 가운데 두고, 기판의 아래 위로 각각 80 mil의 간격을 유지하며, 600 mil의 너비를가지는 채널로 구성되어 있는 구조이며, 이를 이용하여 SSL 여파기를 구현하였다.
- 고역 통과 여파기의 경우도 저역 통과 여파기의설계 방법과 비슷한 방법으로 직렬 커패시터와 병렬인덕터를 이용하여 설계하였다. 3단의 체비세브 여파기의 등가회로 소자의 값은 그림 6(a)와 같으며, 그림 6(b)와 같이 SSL의 형태로 설계하였다.
- 설계하였다. 그림 4에서 보여주듯이 4가지형태의 분포형 소자 즉, 직렬 및 병렬 인덕터와 직렬및 병렬 커패시터를 이용하여 저역 통과 및 고역 통과 여파기를 구현하였다. 이러한 분포형 소자의 구조는 구현하고자 하는 집중 소자의 값과 SSL의 각구조에 대해 EM 시뮬레이션을 통해 구한 S 파라미터의 비교를 통하여 그 구조를 결정하였다.
- gap을 형성한것을 보여주고 있다. 기판 아랫면의 접지면의 gap의간격을 조절함으로써 B-B'로부터 C-C의 전계 형상으로 자연스럽게 전이를 이루게 하였다.
- 즉, 저역 여파기의 구조는 직렬 인덕터와 병렬 커패시터로 구성되어 있는데, 그림 4의 (b)와 ©를 이용하여, 저역 통과 여파기의 인덕턴스와 커패시턴스의 값에 맞게 설계하여 구성하였다. 높은 주파수에서의 다른 성분간의 커플링과 기생 성분의 영향은 Microwave CST Studio를 이용하여 최적화를 통하여 설계하였다. 설계된 저역 통과 여파기는 그림 5(c)와 같이 DC-10.
- 본 논문에서의 SSL의 여파기는 참고문헌 [8]에서제시된 집중 소자용 분포형 소자를 이용한 방법을통하여 설계하였다. 그림 4에서 보여주듯이 4가지형태의 분포형 소자 즉, 직렬 및 병렬 인덕터와 직렬및 병렬 커패시터를 이용하여 저역 통과 및 고역 통과 여파기를 구현하였다.
- 이러한 대역 통과 여파기의 모습을 그림 7에서 보여 주고 있다. 여파기의 입력 및 출력은 마이크로스트립 선로로 구성되고, 새로운 마이크로스트립-SSL 전이 구조를 사용하였고, SSL 저역 및 고역 통과 여파기의 연속적인 연결로 대역 통과 여파기를 구현하였다. 그림 8(a)와 (b)는 제 작된 대 역 통과 여 파기 의 사진을 보여주고 있다.
- 이러한 간단한 구조를 이용하여, 각각 저역 및 고역 통과 여파기를 설계하였다. 그림 5에는 7단으로설계된 저역 통과 여파기의 모습을 나타내고 있다.
- 이 전이 구조의 구성을 살펴보면 먼저 그림 2의 A-出의 마이크로스트립 선로에서 C-C의 CPW로의 전이를 이루었다. 이러한 마이크로스트립 선로로부터 CPW로의 전이 구조는 참고문헌 [기에 제시된 설계 방법에 의해 그 구조를 구현하였다. SSL로의 자연스러운 전계 분포 및 임피던스의 유지를 최적화하기 위해서 B-B에서 C-C, 에서보여주듯이 기판의 바닥면인 접지면의 형상 변화를통하여 전이를 이루게 된다.
- 그림 4에서 보여주듯이 4가지형태의 분포형 소자 즉, 직렬 및 병렬 인덕터와 직렬및 병렬 커패시터를 이용하여 저역 통과 및 고역 통과 여파기를 구현하였다. 이러한 분포형 소자의 구조는 구현하고자 하는 집중 소자의 값과 SSL의 각구조에 대해 EM 시뮬레이션을 통해 구한 S 파라미터의 비교를 통하여 그 구조를 결정하였다.
- 분포의 형상을 나타낸 것이다. 즉, A-A'의 일반적인 마이크로스트립 선로의 전계분포에서 B.B*의 CBCPW(Conductor Backed Coplanar Waveguide)의 전계 분포로 변화하였다. 또한 BE에서 CPW인 C。으로 전이되면서 하우징에 홈을 내어 air.
- 최종적으로 일정한 특성 임피던스를 얻기 위한 CPW의 전송 선로 너비와 SSL의 선로 너비 차이가많아 SSL 신호 선로의 너비를 최적으로 테이퍼링함으로써 전이 구조를 이루었다.
이론/모형
- 보여주고 있다. 제안한 전이 구조에 대한 시뮬레이션은 3-D EM 시뮬레이터인 CST Microwave Studio 를 사용하였다. 측정을 위해서 back-to-back의 구조로제작하였으며, 마이크로스트립 선로에서 SMA 커넥터를 연결하여 측정하였다 측정된 결과의 삽입 손실은 1.
성능/효과
- 있다. 2.3-10.5 GHz에서 군지연은 0.2 ns 이하로서, 여파기의 동작 영역에서 군지연의 변화가 적은것을 확인할 수 있다. 이는 다른 UWB 여파기의 군지연의 특성과 비슷하다糾
- 5 pF의 병렬 커패시턴스의 모습을 나타내고 있다. SSL의 그라운드 면과의 커플링을 통하여 병렬 커패시턴스의 구현하였는데, 13 GHz 이상의 주파수에서원하는 집중 소자의 값과 분포형 소자의 S 파라미터가 다소 차이가 나는 것을 보여준다. 그림 4(d)는 2.
- 그림 8(a)와 (b)는 제 작된 대 역 통과 여 파기 의 사진을 보여주고 있다. 기존의 SSL 여파기风向의 설계에서는 사용되는 전이 구조가 여파기의 기생 성분으로 한 부분을 차지한 반면, 본 논문의 새로운 전이구조의 초광대역 특성으로 인해 SSL 여파기의 설계에 큰 영향을 주지 않아 설계가 간편하여지는 것이큰 차이점이라 할 수 있다.
- 넷째, 다양한 임피던스를 구현할 수 있기 때문에 설계의 폭이 넓다. 다섯째, 강한커플링의 커패시턴스 구현이 가능해 넓은 대역의 여파기 제작이 용이하다. 한편, 단점으로는 구조상 소형화 하는 데는 어려움이 있으며, 하우징 제작시 정교한 기술이 요구된다間.
- 없어 높은 Q값을 가지게 된다. 둘째, 삽입 손실및 군 지연 특성이 아주 우수하다. 셋째, 인쇄된 전송선과는 달리 차폐가 되어 있어, 외부로 방사되는에너지가 거의 없다.
- 둘째, 삽입 손실및 군 지연 특성이 아주 우수하다. 셋째, 인쇄된 전송선과는 달리 차폐가 되어 있어, 외부로 방사되는에너지가 거의 없다. 넷째, 다양한 임피던스를 구현할 수 있기 때문에 설계의 폭이 넓다.
- 전이 구조를 제안하였다. 이를 이용하여 SSL 여파기 자체만의 설계를 통해 별도의 튜닝 없이간편 하게 고성능의 여파기를 구현할 수 있음을 보였다. 새로운 전이 구조를 사용하여 SSL 여파기를구현하는 예로서, SSL 저역 및 고역 통과 여파기 설계를 하였고, 이를 연결한 대역 통과 여파기의 구현에 대해 설명하고 있다.
- 커넥터 및 전송 선로 길이에 의한 손실을 확인하기 위해, 전이 구조와 동일한 길이의 마이크로스트립 선로를 제작하여 커넥터를 포함하여 측정한 결과, 제안한 전이 구조와 비슷한 삽입 손실 결과를 얻었다. 이를 통해 본 논문에서 제안한 전이 구조에 의한 삽입 손실은 아주 적은 0」dB 이하의 값을 가지고 있음을 예측할 수 있다. 측정 결과로서 16 GHz 이상의대역에서 반사 손실의 성능이 떨어짐을 확인할 수 있는데, 이는 사용된 기판의 손실 탄젠트 및 커넥터의 성능 때문이라고 예측된다.
- 이를 통해 본 논문에서 제안한 전이 구조에 의한 삽입 손실은 아주 적은 0」dB 이하의 값을 가지고 있음을 예측할 수 있다. 측정 결과로서 16 GHz 이상의대역에서 반사 손실의 성능이 떨어짐을 확인할 수 있는데, 이는 사용된 기판의 손실 탄젠트 및 커넥터의 성능 때문이라고 예측된다.
- 제안한 전이 구조에 대한 시뮬레이션은 3-D EM 시뮬레이터인 CST Microwave Studio 를 사용하였다. 측정을 위해서 back-to-back의 구조로제작하였으며, 마이크로스트립 선로에서 SMA 커넥터를 연결하여 측정하였다 측정된 결과의 삽입 손실은 1.2 dB 이하의 값을 가졌으며, 19.5 아Iz 이하의대역에서 반사 손실은 10 dB 이하의 값을 갖는다. 커넥터 및 전송 선로 길이에 의한 손실을 확인하기 위해, 전이 구조와 동일한 길이의 마이크로스트립 선로를 제작하여 커넥터를 포함하여 측정한 결과, 제안한 전이 구조와 비슷한 삽입 손실 결과를 얻었다.
- 5 아Iz 이하의대역에서 반사 손실은 10 dB 이하의 값을 갖는다. 커넥터 및 전송 선로 길이에 의한 손실을 확인하기 위해, 전이 구조와 동일한 길이의 마이크로스트립 선로를 제작하여 커넥터를 포함하여 측정한 결과, 제안한 전이 구조와 비슷한 삽입 손실 결과를 얻었다. 이를 통해 본 논문에서 제안한 전이 구조에 의한 삽입 손실은 아주 적은 0」dB 이하의 값을 가지고 있음을 예측할 수 있다.
후속연구
- 5 GHz의 대역을 가지며, 높은 선택도를 가짐을 확인할 수 있다. 13 GHz 이상의 주파수에서 여파기의 감쇠 현상이 감소하는 현상은 본 저역 여파기 구조에의한 것으로 향후 개선할 예정이다.
- 9 GHz 이상의 주파수에서시뮬레이션과 제작된 여파기의 삽입 손실의 차이는제작 오차 및 커넥터의 손실을 포함한 것에 의한 것이라 예측할 수 있다. 13~18 GHz의 영역에서 삽입손실이 감소된 것은 본 논문에서 설계된 저역 통과여파기의 특성으로 인한 것이고, 향후 설계의 개선을 통해 성능이 향상되리라고 생각된다.
- 향후 다양한 여파기 구조와 새로운 전이 구조와의 결합을 통해 고성능의 여파기를 구현할 수 있게 될 것이다. 또한 주로 상용으로 사용되는 마이크로스트립기반의 회로와도 쉽게 연결이 될 수 있는 구조이기때문에 향후 다양한 분야에의 응용이 예측된다.
- 향후 다양한 여파기 구조와 새로운 전이 구조와의 결합을 통해 고성능의 여파기를 구현할 수 있게 될 것이다. 또한 주로 상용으로 사용되는 마이크로스트립기반의 회로와도 쉽게 연결이 될 수 있는 구조이기때문에 향후 다양한 분야에의 응용이 예측된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.