[논문]DAC를 이용한 Offset-PLL 설계 및 제작

임주현; 송성찬

doi:10.5515/kjkiees.2011.22.2.258

DAC를 이용한 Offset-PLL 설계 및 제작
Design and Fabrication of a Offset-PLL with DAC 원문보기

韓國電磁波學會論文誌 = The journal of Korean Institute of Electromagnetic Engineering and Science, v.22 no.2, 2011년, pp.258 - 264

임주현 (삼성탈레스) , 송성찬 (삼성탈레스)

초록
AI-Helper

본 논문은 GSM(Global System for Mobile communications)에서 주로 사용되는 Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 위상 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 제작하였다. 제안된 주파수 합성기의 구조는 3번의 주파수 하향 변환을 통해 낮은 위상 잡음 갖도록 하였으며, 높은 주파수 해상도를 갖도록 세 개의 offset 주파수중 최종 offset 주파수를 DDS(Direct Digital Synthesizer)를 이용하여 생성하였다. 또한, 빠른 스위칭 속도를 가질 수 있도록 DAC(Digital to Analog Converter)를 사용하였다. DAC 사용에 따른 위상 잡음 열화를 줄이기 위해 DAC 노이즈 제거를 위한 필터를 설계하여 성능을 개선하였다.

Abstract ▼ AI-Helper

In this paper, we designed a frequency synthesizer with a low phase noise and fast lock time and excellent spurious characteristics using the offset-PLL(Phase Locked Loop) that is used in GSM(Global System for Mobile communications). The proposed frequency synthesizer has low phase noise using three times down conversion and third offset frequency of this synthesizer is created by DDS(Direct Digital Synthesizer) to have high frequency resolution. Also, this synthesizer has fast switching speed using DAC(Digital to Analog Converter). but phase noise degraded due to DAC. we improved performance using the DAC noise filter.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 기존의 offset-PLL 방식을 개선하여 낮은 위상 잡음 특성과 높은 주파수 해상도 및 빠른 스위칭 속도를 갖는 주파수 합성기를 설계/제작하였다. 제안된 offset-PLL의 위상 등가 모델을 통하여 출력 위상 잡음을 예측하였으며, 측정 결과와 비교하여 거의 일치함을 확인할 수 있었으며, 빠른 스위칭 속도를 위해 사용된 DAC에 의해서 전체 위상 잡음이 어떻게 영향을 받는지 계산 및 확인을 할 수 있었다.
특히, 레이더 시스템에서 사용되는 주파수 합성기의 규격은 다른 어떤 시스템들보다 높은 편이다. 본 논문은 레이더 시스템에서 사용되는 주파수 합성기를 제작하기 위해 간접 아날로그 주파수 합성 방식의 하나로 GSM에서 사용되고 있는 offset-PLL(Phase Locked Loop) 방식과 직접 디지털 주파수 합성 방식을 결합하여 낮은 위상 잡음, 높은 주파수 해상도, 빠른 스위칭 속도 및 우수한 불요파 특성을 갖는 DAC를 이용한 offset-PLL을 설계 및 제작하였다.

제안 방법

DAC 출력 노이즈를 줄이는 방법으로 그림 9와같이 DAC에 의해 변환된 coarse tuning 전원단에 노이즈 제거를 위한 필터를 구현하는 방법을 시도하여 개선 여부를 살펴보았다.
다음으로 제작된 주파수 합성기의 불요파 특성을 확인하고자 대역 내의 불요파 레벨을 측정하였다. 그림 11에서 보듯이 설계 규격인 —65 dBc 이하보다 훨씬 좋은 —80 dBc 이하였으며, 레이더 신호 처리를 위한 도플러 영역 내의 불요파 특성인 규격은 그림 12에서 보듯이 —90 dBc 이하를 나타내는 것을 확인할 수 있다.
제안된 offset-PLL의 위상 등가 모델을 통하여 출력 위상 잡음을 예측하였으며, 측정 결과와 비교하여 거의 일치함을 확인할 수 있었으며, 빠른 스위칭 속도를 위해 사용된 DAC에 의해서 전체 위상 잡음이 어떻게 영향을 받는지 계산 및 확인을 할 수 있었다. 또한, DAC에 의한 위상 잡음 영향을 줄이기 위해 coarse tuning 출력단에 DAC 출력 노이즈 제거용 필터를 적용함으로써 DAC에 의한 노이즈 영향을 줄일 수 있었다.
그림 13은 제안된 offset-PLL의 스위칭 시간을 측정한 결과로서 믹서를 이용하여 그 결과를 측정하였다. 레이더에서는 재밍 회피를 위해 인접 주파수 변환할 때의 위상 고정 시간뿐만 아니라 주파수 변환 시간이 가장 긴 주파수 대역의 처음 주파수에서 마지막 주파수로 스위칭될 때의 시간도 중요하기 때문에 인접 채널로의 위상 고정 시간보다 긴 스위칭 시간을 측정함으로써 그 성능을 판단하였다.
마지막으로 제작된 주파수 합성기의 성능을 표 2와 같이 상용 제품들과 비교하였다. 비교 규격중 스위칭 시간은 최근 나오는 제품들이 거의 대부분 direct 방식의 주파수 합성을 하기 때문에 본 논문의 제품과 성능 비교에 어려움이 있고, 위상 잡음과 주파수 해상도 면에서 비교하여 보면 상용 제품과 비교하여도 상당히 우수하다는 것을 확인할 수 있다.
f₂ 주파수를 스위칭하는 이유는 Nyquist rate에 의해서 제한되는 DDS의 동작 영역의 제약을 극복하고자 주파수 도약시 서로 다른 4개의 f₂ 주파수를 스위칭함으로써 500 MHz의 광대역 특성을 갖도록 하였다^[4]. 마지막으로 주파수 합성기의 루프 필터의 조정 전압 출력에 DAC를 이용한 coarse tuning 전압을 연결하여 빠른 위상 고정 시간 및 스위칭 속도를 갖도록 설계되었다.
그림 2는 기존의 offset-PLL의 성능을 개선하여 레이더용 주파수 합성기로 사용하고자 제안된 offset-PLL의 블록 다이어그램이다. 본 논문에서 제안된 offset-PLL의 구성을 살펴보면 기본적으로 낮은 위상 잡음을 갖기 위해 3개의 offset 주파수를 이용하였으며, 3개의 offset 주파수원은 고조파 발생기를 통해서 생성하였다. 우선 fDDS 주파수는 DDS(Direct rect Digital Synthesizer)를 사용하여 발생시키며, DDS의 클럭 주파수는 기준 신호의 8번째 고조파를 사용하였다.
선택된 DAC의 출력이 전류로 나오기 때문에 이를 전압으로 변환하기 위해 출력단에 연산증폭기를 이용하여 전압으로 변환하였다. 이렇게 선정된 DAC에 의해 피드백 루프상에서 노이즈 영향을 살펴 보기 위해 아래 계산식 통해 VCO의 위상 잡음과 비교하여 살펴보았다.
우선 설계에 앞서 제안된 주파수 합성기의 위상 잡음을 계산하기 위해서 표 1에 나타나는 설계 파라미터를 가지고 그림 3과 같이 위상 등가 모델을 꾸며서 그 값을 계산하였다.
선택된 DAC의 출력이 전류로 나오기 때문에 이를 전압으로 변환하기 위해 출력단에 연산증폭기를 이용하여 전압으로 변환하였다. 이렇게 선정된 DAC에 의해 피드백 루프상에서 노이즈 영향을 살펴 보기 위해 아래 계산식 통해 VCO의 위상 잡음과 비교하여 살펴보았다.
앞서 DAC에 의한 노이즈 영향에 대해서 계산 및 측정 결과를 통해 살펴보았듯이 DAC 노이즈가 VCO의 전압 이득에 제곱하여 영향을 준다는 것을 확인하였으며, DAC에 의한 위상 잡음 열화 특성의 개선을 시도하였다. 현재 설계 구조에서 VCO의 전압 이득은 변화시킬 수 없기 때문에 DAC에서 출력되는 노이즈를 제거하여 위상 잡음을 개선하는 방법을 시도하였다.

대상 데이터

5 V 정도인 것을 확인할 수 있었다. 설계에 쓰인 DAC는 coarse tuning전압과 루프 필터에 의한 fine tuning 전압에 의해 고정되는 주파수 변환 범위를 넘지 않도록 적절한 bit 제어 가능하며 되도록 낮은 노이즈 값을 갖는 A/D사의 10 bit DAC(AD5433)로 선택하였다.
본 논문에서 제안된 offset-PLL의 구성을 살펴보면 기본적으로 낮은 위상 잡음을 갖기 위해 3개의 offset 주파수를 이용하였으며, 3개의 offset 주파수원은 고조파 발생기를 통해서 생성하였다. 우선 fDDS 주파수는 DDS(Direct rect Digital Synthesizer)를 사용하여 발생시키며, DDS의 클럭 주파수는 기준 신호의 8번째 고조파를 사용하였다. DDS를 사용한 이유는 제안된 주파수 합성기가 주파수 고해상도를 가질 수 있도록 하기 위함이다.

성능/효과

마지막으로 제작된 주파수 합성기의 성능을 표 2와 같이 상용 제품들과 비교하였다. 비교 규격중 스위칭 시간은 최근 나오는 제품들이 거의 대부분 direct 방식의 주파수 합성을 하기 때문에 본 논문의 제품과 성능 비교에 어려움이 있고, 위상 잡음과 주파수 해상도 면에서 비교하여 보면 상용 제품과 비교하여도 상당히 우수하다는 것을 확인할 수 있다.
앞서 DAC에 의한 노이즈 영향에 대해서 계산 및 측정 결과를 통해 살펴보았듯이 DAC 노이즈가 VCO의 전압 이득에 제곱하여 영향을 준다는 것을 확인하였으며, DAC에 의한 위상 잡음 열화 특성의 개선을 시도하였다. 현재 설계 구조에서 VCO의 전압 이득은 변화시킬 수 없기 때문에 DAC에서 출력되는 노이즈를 제거하여 위상 잡음을 개선하는 방법을 시도하였다.
그림 8에서 제작된 주파수 합성기의 측정 결과와 계산된 결과를 비교한 것이다. 위상 잡음 특성이 거의 일치하는 것을 확인할 수 있으며, 최종 출력 위상 잡음에서 주파수 합성기의 대역외 위상 잡음의 차이는 DAC 데이터 시트에서 전 대역에서의 잡음 성분을 제공하지 않아 근사화 했기 때문에 생긴 오차로 생각된다. 또한, DAC에 출력 전압에 DC 전압 이외의 Spur 성분의 전달을 막기 위해 단 캐패시터 성분 때문에 DAC의 위상 잡음이 다소 필터링 되어 생긴 오차이다.
본 논문에서는 기존의 offset-PLL 방식을 개선하여 낮은 위상 잡음 특성과 높은 주파수 해상도 및 빠른 스위칭 속도를 갖는 주파수 합성기를 설계/제작하였다. 제안된 offset-PLL의 위상 등가 모델을 통하여 출력 위상 잡음을 예측하였으며, 측정 결과와 비교하여 거의 일치함을 확인할 수 있었으며, 빠른 스위칭 속도를 위해 사용된 DAC에 의해서 전체 위상 잡음이 어떻게 영향을 받는지 계산 및 확인을 할 수 있었다. 또한, DAC에 의한 위상 잡음 영향을 줄이기 위해 coarse tuning 출력단에 DAC 출력 노이즈 제거용 필터를 적용함으로써 DAC에 의한 노이즈 영향을 줄일 수 있었다.
설계된 노이즈 필터를 달아 다시 측정한 결과는 그림 10과 같다. 측정 결과에서도 나타났듯이 약 10 dB 정도의 위상 잡음 개선 효과가 나타남을 확인할 수 있었다. 물론 그 이상의 위상 잡음 개선도 가능하였지만, 스위칭 시간이 늘어나기 때문에 적정선에서 trade-off 하였다.

질의응답

핵심어	질문	논문에서 추출한 답변
	통신 시스템 및 레이더 시스템 등에서 고주파 신호원으로 사용되는 주파수 합성기 설계 방법은 어떻게 나뉘는가?	통신 시스템 및 레이더 시스템 등에서 고주파 신호원으로 사용되는 주파수 합성기 설계 방법으로 직접 아날로그 주파수 합성 방식(DA)과 직접 디지털 주파수 합성 방식(DDS) 그리고 간접 아날로그 주파수 합성 방식(PLL)으로 나뉘고 있다. 이렇게 만들어지는 주파수 합성기의 주요 규격은 주파수 대역폭, 주파수 해상도, 위상 잡음, 위상 고정 시간, 불요파 특성이 있다.
	주파수 합성기의 주요 규격은 어떤 특성이 있는가?	통신 시스템 및 레이더 시스템 등에서 고주파 신호원으로 사용되는 주파수 합성기 설계 방법으로 직접 아날로그 주파수 합성 방식(DA)과 직접 디지털 주파수 합성 방식(DDS) 그리고 간접 아날로그 주파수 합성 방식(PLL)으로 나뉘고 있다. 이렇게 만들어지는 주파수 합성기의 주요 규격은 주파수 대역폭, 주파수 해상도, 위상 잡음, 위상 고정 시간, 불요파 특성이 있다. 특히, 레이더 시스템에서 사용되는 주파수 합성기의 규격은 다른 어떤 시스템들보다 높은 편이다.
	offset-PLL 방식이 주파수 분주기 대신 믹서를 사용하여 어떤 장점을 갖는가?	위 offset-PLL 방식은 일반적인 아날로그 PLL와 달리 기준 주파수와 비교 주파수를 생성하기 위해 주파수 분주기 대신 믹서를 사용한다. 믹서를 통한 주파수 하향 변환을 통해 비교주파수를 생성해냄으로써 일반적인 PLL방식보다 상대적으로 낮은 위상 잡음을 가질 수 있다는 장점을 갖는다[1],[2]. 반면, 믹서의 비선형성 때문에 불요파가 발생하게 되는데 비교 주파수에 인접해 발생한 불요파는 제거하기가 어려워 최종 합성된 주파수의 불요파 특성에 영향을 미친다[3].

참고문헌 (6)

F. M. Gardner, Phase Lock Techniques, Wiley,
U. L. Rohde, "Synthesizer design for microwave applications",
C. F. Lee, S. T. Peng, "Systematic analysis of the

상세보기
J, H. Choi, M. S. Kim, S. H Shin, and Y. G. Yang,
H. G. Ryu, Y. S. Li, and J. S. Park, "Nonlinear

상세보기
K. J. Song, J. I. Lee, and H. S. Shim, "Frequency

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증