선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 그러나 부하가 더욱 더 작아지면 PFM 모드를 사용해도 변환기 자체의 손실에 의해 효율이 감소할 수밖에 없다. 따라서 본 논문에서는 부하가 작은 경우에도 높은 효율을 유지하기 위해 PFM 모드 동작시 부분적으로 사용되지 않는 블록을 shutdown 시키는 기법인 DPSS(Dynamic Partial Shutdown Strategy)[3]을 적용하여 고효율 전류모드 DC-DC 벅 변환기(buck converter)를 설계하였다. 또한, 부하 전류가 1mA 이하인 대기모드에서는 LDO를 사용하는 3중 모드 방식을 적용하여 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있도록 하였다.
제안 방법
- 18um CMOS 공정을 이용하여 설계하였다. 넓은 부하 전류 범위에서 높은 효율을 얻기 위하여, 부하 조건에 따라 세 가지 동작모드(PWM/PFM/LDO)에서 동작하도록 설계하였다. 또한, PFM 모드에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS 기법을 사용하였다.
- 결론적으로 벅 변환기에서 높은 효율을 얻기 위해서는 power 스위치의 크기와 dead time 그리고 switching 주파수와 같은 설계 변수들을 최적화할 필요가 있다[8]. 본 논문에서는 PMOS와 NMOS power 스위치의 크기를 각각 14mm/0.35um와 7mm/0.35um로 결정하였으며, 1MHz의 switching 주파수를 사용하였다.
- 설계된 회로는 출력에서 feedback된 전압과 기준전압 Vref의 차이를 증폭하는 Error Amp, 인덕터 전류를 센싱하는 Current Sensing Circuit, 1MHz의 클럭과 ramp 신호를 만들어주는 Clock & Ramp Generator, 센싱된 전류와 ramp 전류를 합해주는 Current Adder, Error Amp의 출력 Vc와 Current Adder의 출력 Isum을 비교하는 Modulator로 구성되어 있다.
대상 데이터
- 충전 시간보다 방전 시간이 짧기 때문에 ramp 신호가 발생된다. 본 논문에서 설계하는 DC-DC 변환기는 입력이 3.3V이고 출력 전압이 2.5V 이다. 따라서 듀티 비가 50%를 넘어가므로 sub-harmony oscillation이 발생할 수 있다.
- 본 논문에서는 3중 모드 DC-DC 벅 변환기를 0.18um CMOS 공정을 이용하여 설계하였다. 넓은 부하 전류 범위에서 높은 효율을 얻기 위하여, 부하 조건에 따라 세 가지 동작모드(PWM/PFM/LDO)에서 동작하도록 설계하였다.
- 9%의 효율 향상을 얻을 수 있었다. 설계된 회로의 칩 크기는 PAD를 포함하여 1.15mm x 1.10mm이다.
- 칩의 크기는 1100um × 1150um이며, PAD를 제외한 크기는 910um × 830um이다.
데이터처리
- 설계된 회로의 성능 검증을 위해 0.18um CMOS 공정 변수를 사용하여 모의실험을 하였다. 그림 8은 출력 부하가 큰 경우(Iout=500mA), 설계된 변환기가 PWM 모드로 동작할 때의 결과 파형이다.
이론/모형
- 넓은 부하 전류 범위에서 높은 효율을 얻기 위하여, 부하 조건에 따라 세 가지 동작모드(PWM/PFM/LDO)에서 동작하도록 설계하였다. 또한, PFM 모드에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS 기법을 사용하였다. 모의실험 결과 입력과 출력 전압이 각각 3.
성능/효과
- 부하 전류가 작아질수록 DPSS 기능을 사용함으로써 효율이 향상되는 것을 확인할 수 있다. 1mA의 부하전류에서 변환기의 효율은 78.1%로 DPSS를 적용하지 않은 경우의 효율인 59.2%에 비해 18.9%의 효율 향상을 보인다.
- 4%이다. 그리고 PFM 모드에서 DPSS 기능을 사용한 경우 사용하지 않은 경우에 비해 최대 18.9%의 효율 향상을 얻을 수 있었다. 설계된 회로의 칩 크기는 PAD를 포함하여 1.
- 표 3은 본 논문에서 설계된 변환기와 기존 연구 결과와의 성능 비교표이다. 기존 회로와 비교시 본 논문에서 설계된 변환기는 부하 조건에 따라 세 가지 동작모드(PWM/PFM/LDO)를 사용함으로써 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있으며, 낮은 리플 전압을 갖는다. 본 설계에서는 0.
- 따라서 본 논문에서는 부하가 작은 경우에도 높은 효율을 유지하기 위해 PFM 모드 동작시 부분적으로 사용되지 않는 블록을 shutdown 시키는 기법인 DPSS(Dynamic Partial Shutdown Strategy)[3]을 적용하여 고효율 전류모드 DC-DC 벅 변환기(buck converter)를 설계하였다. 또한, 부하 전류가 1mA 이하인 대기모드에서는 LDO를 사용하는 3중 모드 방식을 적용하여 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있도록 하였다.
- 본 설계에서는 K 값을 2000을 선택하였다. 모의실험 결과 감지된 인덕터 전류의 정확도는 96% 이상을 유지하였다. 이 블록에서 센싱된 전류는 sub-harmony oscillation을 방지하기 위한 ramp 전류 신호와 더해진 후 Error Amp에서 증폭된 오차와 Modulator에서 비교된다.
- 또한, PFM 모드에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS 기법을 사용하였다. 모의실험 결과 입력과 출력 전압이 각각 3.3V와 2.5V일 때 설계된 벅 변환기의 효율은 부하 전류가 10mA이상일 때는 90% 이상이며, 1mA∼10mA 사이에서는 70%이상이고 최대 효율은 96.4%이다. 그리고 PFM 모드에서 DPSS 기능을 사용한 경우 사용하지 않은 경우에 비해 최대 18.
- 그림 11은 부하 전류가 작은 경우(10mA이하) PFM 제어 방식으로 동작할 때, DPSS 기능을 사용한 경우와 사용하지 않은 경우의 효율을 비교하여 나타낸 그래프이다. 부하 전류가 작아질수록 DPSS 기능을 사용함으로써 효율이 향상되는 것을 확인할 수 있다. 1mA의 부하전류에서 변환기의 효율은 78.
- 설계된 변환기의 효율은 부하 전류가 10mA이상일 때는 90% 이상이며, 1mA∼10mA 사이에서는 70%이상이다.
- 그림 8은 출력 부하가 큰 경우(Iout=500mA), 설계된 변환기가 PWM 모드로 동작할 때의 결과 파형이다. 스위칭 주파수는 1MHz이며, 출력 전압 리플은 2mV 이하로 상당히 작으며 안정적으로 동작하는 것을 확인할 수 있다. 그림 9는 출력 부하가 작은 경우(Iout=10mA), 변환기가 PFM 모드로 동작할 때의 결과 파형이다.
후속연구
- 따라서 dead time을 결정하는 데에 있어서 switching time이 중요한 요소가 된다. 결론적으로 벅 변환기에서 높은 효율을 얻기 위해서는 power 스위치의 크기와 dead time 그리고 switching 주파수와 같은 설계 변수들을 최적화할 필요가 있다[8]. 본 논문에서는 PMOS와 NMOS power 스위치의 크기를 각각 14mm/0.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.