[논문]DSP와 FPGA의 Co-design을 이용한 원격측정용 임베디드 JPEG2000 시스템구현

유제택; 현명한; 남주훈

doi:10.5139/jksas.2011.39.9.896

[국내논문] DSP와 FPGA의 Co-design을 이용한 원격측정용 임베디드 JPEG2000 시스템구현
A Co-design Method for JPEG2000 Video Compression System in Telemetry using DSP and FPGA 원문보기

한국항공우주학회지 = Journal of the Korean Society for Aeronautical & Space Sciences, v.39 no.9, 2011년, pp.896 - 903

유제택 (국방과학연구소) , 현명한 (국방과학연구소) , 남주훈 (단암시스템즈(주))

초록
AI-Helper

본 논문에서는 차세대 영상 압축 표준으로 주목받고 있는 JPEG2000 알고리즘을 유도탄 원격측정용 영상압축모듈 임베디드 시스템(embedded system)에서 효율적으로 구현하기 위한 DSP와 FPGA co-design 방법을 제안한다. DSP와 함께 FPGA에서 co-processing할 부분은 JPEG2000 알고리즘 가운데서 계산량이 많으면서도 FPGA 상에 구현하기 적합한 알고리즘인 MQ-코더 부분을 소프트웨어 profiling 작업을 거쳐 선정하였고 VHDL 언어를 사용해서 병렬 처리에 적합하도록 설계하였다. 구현한 MQ-코더의 성능을 검증하기 위하여 JBIG2 표준 테스트 벡터 및 실제 영상을 사용하였다. 실험결과 본 논문에서 제안한 MQ-코더는 기존 소프트웨어 코더보다 약 3배 정도의 압축속도를 향상 시켰다.

Abstract ▼ AI-Helper

In this paper, a co-design method for JPEG2000 video compression system using DSP and FPGA is presented. By profiling the complexity of JPEG2000 algorithm, it is noticed that a MQ-coder is the most complex part. Thus, we implement the MQ-coder on FPGA for the parallel processing using VHDL to reduce the complexity. In order to verify the performance of the MQ-coder, JBIG2 standard test vector and images are used. The experimental results show that the proposed MQ-coder enhances the processing time approximately 3 times compared with the previous software MQ-coder.

Keyword

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 위에 언급한 특징을 가진 JPEG2000 알고리즘을 여러 제약사항들을 가질 수 있는 임베디드(Embedded) 환경에서 압축을 더욱 효율적으로 할 수 있는 DSP와 FPGA co-design 방법을 제안한다.
본 장에서는 JPEG2000 알고리즘을 분석하여 어떤 부분을 FPGA로 구현하는 것이 효율적인지 분석한다[4]. 또한 구현된 하드웨어 구조를 설명하고 MQ-코더를 VHDL(Very High Speed Integrated Circuit Hardware Description Language) 언어를 사용해서 FPGA로 구현하는 것에 대해서 자세히 설명한다.
소프트웨어 분석은 JPEG2000 알고리즘을 분석하여 어떤 부분에서 가장 시간이 많이 소모되는지 확인하고 어떤 부분을 FPGA로 구현하였을 때 가장 효율적인지 결정하는 데에 목적이 있다.
본 절에서는 FPGA에 구현하기로 선택된 MQ-코더에 대해서 자세히 설명하고 이것을 VHDL언어를 사용해서 FPGA로 구현하는 것에 대해서 설명한다.
본 논문에서는 차세대 영상 압축 표준으로 주목받고 있는 JPEG2000 알고리즘을 임베디드 시스템(embedded system)에서 효율적으로 구현하기 위한 DSP와 FPGA co-design 방법을 제안하였다. 제안방법을 구현하기 위해 TMS320C6416 DSP와 StratixII FPGA를 사용하였고, DSP와 함께 FPGA에서 co-processing할 부분은 JPEG2000알고리즘 가운데서 계산량이 많으면서도 FPGA 상에 구현하기 적합한 알고리즘을 소프트웨어 profiling 작업을 거쳐 선정하였다.

제안 방법

전체 시스템은 EPLD에 의해 컨트롤 되고 비디오 디코더와 인코더, 전체 시스템 PLL의 초기화는 DSP의 GPIO를 이용해 I2C 통신으로 설정된다. 시스템의 전원은 ATX 전원을 사용하고, PC와 PCI로 통신하기 위해 PCI Slot Type으로 PCB를 만들었다. Fig.
본 논문에서는 영상 처리 분야에서 뛰어난 성능을 발휘하는 DSP를 주 프로세서로 사용하였다. TMS320C6416은 Texas Instruments 社의 고정소수점(Fixed point) DSP이며, 핵심 연산 부분은 VelociTI.
2 Advanced Very Long Instruction Word(VLIW) Core를 사용해서 최대 8개의 명령을 한 사이클에 수행할 수 있다[5]. 현재 최대 1GHz에서 8000MIPS, 1ns의 cycle time으로 동작하며, 본 논문에서는 600MHz, 4800MIPS, 1.67ns cycle time을 가진 DSP를 사용하였다. TMS320C64x는 1MB의 내부 메모리를 가지고 있으며 최대 1280MB의 외부 메모리를 이용할 수 있다.
DSP는 두 채널의 외부 메모리 인터페이스(EMIF, External Memory InterFace)를 가지고 있으며, EMIF-A는 64bit wide, EMIF-B는 16bit wide이고 최대 133MHz로 동작한다. 제안방법에서는 FIFO와의 동기를 위해서 50MHz로 동작시켰다. DSP와 주변 장치들과의 메모리의 구성은 Table 1과 같고 Fig.
제안방법에서는 DSP에서 영상 코덱을 처리하면서 병목 현상이 일어나는 부분의 처리 속도를 향상시키기 위해 FPGA를 사용하였다. ALTERA社의 EP1S20F672C6은 Stratix Device FPGA로써 18,460개의 LE(Logic Element)를 가지고 있으며 총 426개의 I/O를 사용할 수 있다.
이 중 Coefficient Bit Modeling과 Arithmetic Entropy Encoding 부분이 가장 시간을 많이 소모하였는데 Arithmetic Entropy Encoding 부분이 소프트웨어의 다른 모듈들과 독립적으로 구성되어 있어서 이 부분을 VHDL로 FPGA에 구현하기로 결정하였다.
VHDL로 설계된 MQ-코더를 Altera 社의 QuartusII v5.1을 사용해서 컴파일, 합성 그리고 fitting 까지 성공적으로 수행하였다. 디바이스는 Altera 社의 StratixII를 사용하였다.
JPEG2000 표준에는 MQ-코더의 성능을 검증하기 위한 테스트 벡터가 없기 때문에 구현된 MQ-코더의 성능을 평가하기 위해 일차적으로 JBIG2 테스트 벡터를 사용하여 검증하였다. JPEG2000에 사용된 MQ-코더와 JBIG2에 사용된 MQ-코더는 같은 코더이기 때문에 JBIG2 테스트 벡터를 사용했을 때 동일한 결과가 나와야 된다.
본 논문에서는 차세대 영상 압축 표준으로 주목받고 있는 JPEG2000 알고리즘을 임베디드 시스템(embedded system)에서 효율적으로 구현하기 위한 DSP와 FPGA co-design 방법을 제안하였다. 제안방법을 구현하기 위해 TMS320C6416 DSP와 StratixII FPGA를 사용하였고, DSP와 함께 FPGA에서 co-processing할 부분은 JPEG2000알고리즘 가운데서 계산량이 많으면서도 FPGA 상에 구현하기 적합한 알고리즘을 소프트웨어 profiling 작업을 거쳐 선정하였다. 그 결과 JPEG2000의 여러 모듈 중에서 MQ-코더 부분을 선정하였고, VHDL 언어를 사용해서 병렬 처리에 적합하도록 설계하였다.
제안방법을 구현하기 위해 TMS320C6416 DSP와 StratixII FPGA를 사용하였고, DSP와 함께 FPGA에서 co-processing할 부분은 JPEG2000알고리즘 가운데서 계산량이 많으면서도 FPGA 상에 구현하기 적합한 알고리즘을 소프트웨어 profiling 작업을 거쳐 선정하였다. 그 결과 JPEG2000의 여러 모듈 중에서 MQ-코더 부분을 선정하였고, VHDL 언어를 사용해서 병렬 처리에 적합하도록 설계하였다. 구현한 MQ-코더의 성능을 검증하기 위해서 JBIG2 표준 테스트 벡터와 실제 영상을 사용하였다.

대상 데이터

1을 사용해서 컴파일, 합성 그리고 fitting 까지 성공적으로 수행하였다. 디바이스는 Altera 社의 StratixII를 사용하였다. 합성결과 구현된 MQ-코더의 최대 동작 주파수는 Fig.
동일한 512×512 Lena 영상을 VHDL로 구현된 MQ-코더를 사용하여 수행 시간을 측정하였고, Fig. 8은 시뮬레이션 수행 결과를 나타낸다.
두 번째 검증은 제2장 profiling에 사용된 512×512 (24bits) 크기의 Lena 영상을 사용하였다.
시뮬레이션 결과 출력 레지스터 byteoutreg 의 값 “110111” 은 JBIG2 테스트 벡터에서 정의된 값을 가진 레지스터 expectbyte 의 값 “110111” 과 일치하는 것을 볼 수 있다[8][9]. 총 수행 클럭은 1,118 클럭이며 110MHz 클럭으로 동작했을 때 예상 수행시간은 약 0.1usec 이다.
그 결과 JPEG2000의 여러 모듈 중에서 MQ-코더 부분을 선정하였고, VHDL 언어를 사용해서 병렬 처리에 적합하도록 설계하였다. 구현한 MQ-코더의 성능을 검증하기 위해서 JBIG2 표준 테스트 벡터와 실제 영상을 사용하였다. 실험결과 본 논문에서 제안한 MQ-코더는 기존 소프트웨어 코더보다 약 3배 정도의 압축속도 향상을 보여주었다.

데이터처리

JPEG2000에 사용된 MQ-코더와 JBIG2에 사용된 MQ-코더는 같은 코더이기 때문에 JBIG2 테스트 벡터를 사용했을 때 동일한 결과가 나와야 된다. 검증을 위한 시뮬레이터는 Modeltech 사의 ModelSim 6.0을 사용했으며 시뮬레이션 결과는 Fig. 7과 같다. 시뮬레이션 결과 출력 레지스터 byteoutreg 의 값 “110111” 은 JBIG2 테스트 벡터에서 정의된 값을 가진 레지스터 expectbyte 의 값 “110111” 과 일치하는 것을 볼 수 있다[8][9].

이론/모형

Profiling은 여러 모듈로 코드가 구성되어 있을 경우 각 부분별로 소모되는 시간 등을 측정할 수 있는 일반적인 방법이다. 본 논문에서는 Visual C 6.0의 profiling tool을 사용해서 JPEG2000 알고리즘을 분석하였다. Profiling의 목적은 앞서도 설명했지만, 소프트웨어의 어떤 부분이 시간을 얼마만큼 소모하는지 분석하여 FPGA로 구현할 부분을 결정하는데 도움을 주는 것이다.

성능/효과

5% 이하를 차지하는 모듈은 생략하였다. 이 결과를 보면 JPEG2000 소프트웨어에서 주로 시간을 많이 소모하는 모듈은 Coefficient Bit Modeling, Arithmetic Entropy Encoding (MQ-코더)부분과 Wavelet Transform 부분임을 알 수 있다.
시뮬레이션 결과 출력 레지스터 byteoutreg 의 값 “110111” 은 JBIG2 테스트 벡터에서 정의된 값을 가진 레지스터 expectbyte 의 값 “110111” 과 일치하는 것을 볼 수 있다[8][9].
시뮬레이션 결과에 따른 MQ-코더의 성능 예측은 Table 9와 같다. 하드웨어로 구현된 MQ-코더의 성능은 110MHz 클럭을 사용했을 때, 약 283.43ms 의 시간이 소요될 것으로 예측되며 소프트웨어로 구현된 MQ-코더 보다 약 3배 정도 처리 속도가 향상되는 것을 알 수 있다.
구현한 MQ-코더의 성능을 검증하기 위해서 JBIG2 표준 테스트 벡터와 실제 영상을 사용하였다. 실험결과 본 논문에서 제안한 MQ-코더는 기존 소프트웨어 코더보다 약 3배 정도의 압축속도 향상을 보여주었다.

후속연구

본 논문에서 사용한 DSP 와 FPGA coprocessing 시스템의 향후 성능 향상을 위해서는 DSP와 FPGA간의 고속 bridge 개발, FPGA 내부의 DSP 블록과 내부 메모리의 효율적 활용, FPGA 내부 알고리즘의 병렬처리 최적화에 대한 연구가 필요하다.

질의응답

핵심어	질문	논문에서 추출한 답변
	JPEG의 단점은?	멀티미디어 사용이 증가함에 따라 인터넷과 디지털 기기에 사용되는 이미지 또한 고품질의 화질이 요구된다. 정지영상 압축의 표준인 JPEG은 영상을 ８×８블록으로 분할해서 DCT(Discrete Cosine Transform) 수행 후에 압축하기 때문에 압축률을 크게 할 경우 블록화 현상이 심하게 일어나는 단점을 가지고 있다.
	MQ-코더는 어떤 정보를 필요로 하는가?	MQ-코더는 Table 4와 같이 각 심볼의 확률값을 비롯해서 총 4가지의 정보를 필요로 한다. I(CX)는 Qe 값의 현재 인덱스를, Qe(I(CX))는 확률값을, NMPS(I(CX)) / NLPS(I(CX))는 MPS/LPS 재정규화(renormalization)를 위한 다음 인덱스를, 그리고 SWITCH(I(CX))는 MPS(CX)의 구간 변경이 필요한 지를 나타내는 플래그 역할을 한다. 인코딩과 디코딩에는 같은 표를 사용한다.
	JPEG2000의 장점은?	이에 따라 새로운 표준안으로 JPEG2000이 만들어 졌는데, JPEG2000은 현존하는 표준안보다 왜곡율을 낮추고 특정 부분의 이미지 품질을 한 차원 높일 뿐만 아니라 압축률 면에서도 훨씬 더 우수하다. 무손실과 손실압축, 큰 이미지 압축, 화소의 정밀도와 해상도의 차이에 의한 점진적 전송, 관심영역(Region of Interest) 지정 및 처리 등은 JPEG2000의 특징 중에 하나이며 응용분야는 의료영상, 인터넷 영상, 원격 탐사 영상 등과같이 서로 다른 특성을 갖는 다양한 형태의 정지영상에 점점 더 활용도가 높아지고 있다.

참고문헌 (9)

M.D. Adams and F. Kossentini, "JasPer: a software-based JPEG-2000 codec implementation", in: Proceedings of the IEEE International Conference on Image Processing, Vancouver, CA, Sept. 2000.
M. D. Adams, H. Man, F. Kossentini, and T. Ebrahimi, "JPEG2000: the next generation still image compression standard", ISO/IEC JTC1/SC29/WG1 N1734, June 2000.
M. Rabbani and R. Joshi, "An overview of the JPEG2000 still image compression standard", Signal Processing: Image Communication, vol. 17, no. 1, pp. 3-48, Jan. 2002.

상세보기
JasPer Project Home Page, http://www.ece.ubc.ca/-mdadams/jasper/.
"TMS320C6416 Fixed-Point Digital Signal Processors", Texas Instruments, http://focus.ti.com/docs/prod/folders/print/tms320c6416.html.
"Stratix II Device Handbook", Altera, http://www.altera.co/products/devices/stratix2/overview/st2-overview.html.
T. Acharya, P. S. Tsai, "JPEG2000 Standard for Image Compression", John Wiley & Sons, Inc., 2005.
ISO 14492 FCD, "Information Technology - Coded Representation of Picture and Audio Information - Lossy/Lossless Coding of Bi-Level Image (JBIG2)", July 1999.
"ModelSim SE Manual", Mentor Graphics, http://www.model.com.

저자의 다른 논문 :

LOADING...

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증