최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.16 no.11, 2012년, pp.2480 - 2486
이종인 (군산대학교 전자공학과) , 정동수 (군산대학교 전자공학과) , 정학기 (군산대학교 전자공학과) , 윤영남 (대한상공회의소 인력개발사업단) , 이상영 (군산대학교 전자공학과)
The design of low voltage LC-VCO(LC Voltage Controlled Oscillator) has been presented to optimize the phase noise and power consumption for the block of frequency synthesis to satisfy WCDMA system specification in this paper. The parameters for minimum phase noise has been obtained in the region of ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
주파수합성기는 어떻게 구성되는가? | CMOS 공정이 발달함에 따라, 선폭이 좁아지면서 100nm 이하의 CMOS 공정에서 Sub-1V의 전원전압을 사용할 수 있게 되었다. 주파수합성기는 전압제어 발진기, 차지펌프와 같은 아날로그 블록과 분주기, 위상 주파수 비교기 등 디지털 블록으로 구성된다. 이러한 구성블록들 중에, 디지털 블록은 전력소모를 낮출 수 있는 반면, 아날로그 블록은 해결해야할 기술적 문제점들을 안고있다. | |
휴대용 단말장치는 어떻게 나눌 수 있는가? | 휴대용 단말장치는 크게 고주파 전단부와 기저대역 처리부로 나눌 수 있으며 점차 소형경량화, 저 가화, 저전력화 추세로 개발되고 있다. CMOS 집적회로 기술은 고주파 특성 면에서 GaAs, 또는 바이폴라 집적회로보다 불리하지만, 채널길이의 축소로 인한 차단 주파수의 향상으로 대부분의 단말장치가 사용하는 1~5GHz의 대역에서 실용화될 것으로 예상되고 있으며 CMOS 기술을 이용한 저전력 고주파 전단부 회로설계는 가격 경쟁력을 위한 대세라 할 수 있다. | |
전압제어발진기의 전원전압이 Sub- 1V로 낮아질 때 나타나는 문제점을 해결하기 위해 필요한것은 무엇인가? | 특히 전압제어발진기는 전원전압이 Sub- 1V로 낮아질 때, 발진파형의 진폭 또한 감소하여 위상잡음 특성을 저하시키게 된다. Sub-1V의 저전압 공급시 위상잡음 특성의 저하를 막기 위해 전력소모와 위상잡음의 trade-off 관계를 이용한 최적 설계기술이 필요하다[1]. |
Masoud Zargari et al, "A 5-GHz CMOS Transceiver for IEEE 802.11a Wireless LAN Systems", IEEE J. Solid-State Circuits, pp.1688 -1694, Dec. 2002.
D. Ham, et al, "Design and Optimization of a Low Noise 2.4GHz CMOS LC VCO with Integrated LC Tank and MOSCAP Tuning," Proc. ISCAS, vol. 1, pp. 331-334, May 2000.
A. Hajimiri and T. H. Lee, "Design Issues in CMOS Differential LC Oscillator", IEEE J. Solid-State Circuits, vol. 34, pp. 717-724, May 1999.
윤영남, "저전력 주파수 합성기의 설계", 군산대학교 석사학위논문, 2007. 2.
H. Lee et al, "A ${\Delta}{\Sigma}$ Fractional-N Fre-quency Synthesizer Using a Wide-Band Integrated VCO and a Fast AFC Technique for GSM/GPRS/WCDMA Applications," IEEE J. Solid-State Circuits, pp. 1164-1169, July 2004.
R. L. Bunch, et al, "Large-signal Analysis of MOS Varactors in CMOS LC VCOs", IEEE J. Solid-State Circuits, vol. 38, pp.1325-1332, Aug. 2003.
Y. Kao and M. Hsu, "Theoretical Analysis of Low Phase Noise Design of CMOS VCO," IEEE Microwave and Wireless Components Letters, pp. 33-35, Jan. 2005.
T. Lin, et al, "A Low Power 2.2-2.6GHz CMOS VCO with a symmetrical spiral inductor," Proc. IEEE Int. Symp. Circuits Syst., pp.641-644. 2003.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.