프로세서는 더 이상 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 멀티프로세서로 기술 발전이 이루어지고 있다. 최근 2, 4, 8개의 프로세서 코어를 넘어 64, 128개 이상의 프로세서를 집적한 대규모 데이터 처리용 고성능 프로세서들이 개발되고 있다. 본 논문에서는 기타의 음 합성을 위한 최적의 매니코어 프로세서 구조를 제안한다. 기존의 연구에서는 하나의 기타 현에 하나의 프로세싱 엘리먼트(processing element, PE)를 할당하여 음을 합성하였으나, 본 논문은 하나의 기타 현에 여러 개의 PE를 할당하고 각각의 경우에 대해 시스템 성능, 시스템 면적 효율 및 에너지 효율을 평가하였다. 샘플링율이 44.1kHz, 양자화 비트 16인 기타 음을 사용하여 모의 실험한 결과, 시스템 면적 효율은 PE 수가 24개, 에너지 효율은 PE 수가 96개일 때 각각 최적의 효율을 보였다. 또한, 최적의 매니코어 프로세서를 이용하여 합성한 결과 합성음은 원음과 스펙트럼에서 매우 유사하였다. 더불어, 음 합성에 가장 많이 사용되는 TI TMS320C6416보다 시스템 면적에서 1,235배, 에너지 효율에서 22배의 향상을 보였다.
프로세서는 더 이상 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 멀티프로세서로 기술 발전이 이루어지고 있다. 최근 2, 4, 8개의 프로세서 코어를 넘어 64, 128개 이상의 프로세서를 집적한 대규모 데이터 처리용 고성능 프로세서들이 개발되고 있다. 본 논문에서는 기타의 음 합성을 위한 최적의 매니코어 프로세서 구조를 제안한다. 기존의 연구에서는 하나의 기타 현에 하나의 프로세싱 엘리먼트(processing element, PE)를 할당하여 음을 합성하였으나, 본 논문은 하나의 기타 현에 여러 개의 PE를 할당하고 각각의 경우에 대해 시스템 성능, 시스템 면적 효율 및 에너지 효율을 평가하였다. 샘플링율이 44.1kHz, 양자화 비트 16인 기타 음을 사용하여 모의 실험한 결과, 시스템 면적 효율은 PE 수가 24개, 에너지 효율은 PE 수가 96개일 때 각각 최적의 효율을 보였다. 또한, 최적의 매니코어 프로세서를 이용하여 합성한 결과 합성음은 원음과 스펙트럼에서 매우 유사하였다. 더불어, 음 합성에 가장 많이 사용되는 TI TMS320C6416보다 시스템 면적에서 1,235배, 에너지 효율에서 22배의 향상을 보였다.
Improving operating frequency of processors is no longer today's issues; a multiprocessor technique which integrates many processors has received increasing attention. Currently, high-performance processors that integrate 64 or 128 cores are developing for large data processing over 2, 4, or 8 proce...
Improving operating frequency of processors is no longer today's issues; a multiprocessor technique which integrates many processors has received increasing attention. Currently, high-performance processors that integrate 64 or 128 cores are developing for large data processing over 2, 4, or 8 processor cores. This paper proposes an optimal many-core processor for synthesizing guitar sounds. Unlike the previous research in which a processing element (PE) was assigned to support one of guitar strings, this paper evaluates the impacts of mapping different numbers of PEs to one guitar string in terms of performance and both area and energy efficiencies using architectural and workload simulations. Experimental results show that the maximum area energy efficiencies were achieved at PEs=24 and 96, respectively, for synthesizing guitar sounds with sampling rate of 44.1kHz and 16-bit quantization. The synthesized sounds were very similar to original guitar sounds in their spectra. In addition, the proposed many-core processor was 1,235 and 22 times better than TI TMS320C6416 in area and energy efficiencies, respectively.
Improving operating frequency of processors is no longer today's issues; a multiprocessor technique which integrates many processors has received increasing attention. Currently, high-performance processors that integrate 64 or 128 cores are developing for large data processing over 2, 4, or 8 processor cores. This paper proposes an optimal many-core processor for synthesizing guitar sounds. Unlike the previous research in which a processing element (PE) was assigned to support one of guitar strings, this paper evaluates the impacts of mapping different numbers of PEs to one guitar string in terms of performance and both area and energy efficiencies using architectural and workload simulations. Experimental results show that the maximum area energy efficiencies were achieved at PEs=24 and 96, respectively, for synthesizing guitar sounds with sampling rate of 44.1kHz and 16-bit quantization. The synthesized sounds were very similar to original guitar sounds in their spectra. In addition, the proposed many-core processor was 1,235 and 22 times better than TI TMS320C6416 in area and energy efficiencies, respectively.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
모바일 프로세서의 중요한 선택 기준은 고성능, 저전력 그리고 시스템 면적이다. 본 논문에서는 기타의 음 합성 알고리즘을 위한 최적의 SIMD 기반 매니코어 프로세서를 찾는 방법론을 제안하였다. 기타의 음 합성을 위한 최적의 매니코어 아키텍처를 찾기 위해 일곱 가지 서로 다른 PE 구성을 모델링하였고, 이러한 PE 모델들을 사용하여 샘플링율이 44.
본 논문에서는 물리적 모델링 기반 기타 음 합성을 위한 최적의 SIMD 기반 매니코어 프로세서를 찾기 위해 기타 현 하나에 할당하는 PE 수를 변화시키는 실험을 하였다. 각 실험에서 시스템의 성능, 시스템 면적 효율 및 에너지 효율을 측정하고 이를 바탕으로 최적의 매니코어 프로세서를 선택하였다.
본 절에서는 최적의 매니코어 프로세서와 상용 프로세서(TI TMS320C6416, ARM 926EJ-S, ARM10E)와의 효율을 비교한다. 상용 프로세서와의 정확한 비교는 적정하지 않지만 본 절의 목적은 상용 프로세서와의 비교를 통해 선택한 최적의 매니코어 프로세서의 효율이 어느 정도인지를 살펴보기 위한 것이다. 그림 13은 시스템 면적 효율과 에너지 효율 측면에서 상용 프로세서와의 비교 결과를 보여준다.
제안 방법
본 논문에서는 물리적 모델링 기반 기타 음 합성을 위한 최적의 SIMD 기반 매니코어 프로세서를 찾기 위해 기타 현 하나에 할당하는 PE 수를 변화시키는 실험을 하였다. 각 실험에서 시스템의 성능, 시스템 면적 효율 및 에너지 효율을 측정하고 이를 바탕으로 최적의 매니코어 프로세서를 선택하였다. 본 논문에서는 일곱 가지의 PE 구조(PEs=6, 12, 24, 48, 96, 192, 384)에 대해 샘플링율은 44.
본 논문에서는 기타의 음 합성 알고리즘을 위한 최적의 SIMD 기반 매니코어 프로세서를 찾는 방법론을 제안하였다. 기타의 음 합성을 위한 최적의 매니코어 아키텍처를 찾기 위해 일곱 가지 서로 다른 PE 구성을 모델링하였고, 이러한 PE 모델들을 사용하여 샘플링율이 44.1kHz, 양자화 비트가 16인 기타 음을 합성하였다. 130nm 테크놀로지와 720MHz 클록 주파수의 매니코어 프로세서 아키텍처를 이용하여 모의 실험한 결과, 시스템 면적 효율은 PE 수가 24개일 때, 에너지 효율은 PE 수가 96개일 때 최적의 효율을 보였다.
테크놀로지 레벨에서는 각 아키텍처 모델들의 테크놀로지 변수(지연(latency), 전력(power), 클록 주파수(clock frequency))를 계산하기 위해 Generic System Simulator(GENES YS)를 사용하였다[19]. 마지막으로 각 레벨에서 구해진 데이터베이스를 조합하여 실행 시간, 시스템 면적 효율 에너지 효율을 측정한다.
각 실험에서 시스템의 성능, 시스템 면적 효율 및 에너지 효율을 측정하고 이를 바탕으로 최적의 매니코어 프로세서를 선택하였다. 본 논문에서는 일곱 가지의 PE 구조(PEs=6, 12, 24, 48, 96, 192, 384)에 대해 샘플링율은 44.1kHz, 양자화 비트는 16인 기타 음을 합성하였다. 130nm 테크놀로지와 720MHz 클럭 주파수에서 메쉬 구조로 연결하여 실험한 결과, 시스템 면적 효율은 PE 수가 24개, 에너지 효율은 PE 수가 96개일 때 가장 높은 효율을 보였다.
본 절에서는 최적의 매니코어 프로세서와 상용 프로세서(TI TMS320C6416, ARM 926EJ-S, ARM10E)와의 효율을 비교한다. 상용 프로세서와의 정확한 비교는 적정하지 않지만 본 절의 목적은 상용 프로세서와의 비교를 통해 선택한 최적의 매니코어 프로세서의 효율이 어느 정도인지를 살펴보기 위한 것이다.
세 가지 레벨(애플리케이션, 아키텍처, 테크놀로지)로 구성된 SIMD기반 매니코어 프로세서의 실험 방법론은 그림 3과 같다. 애플리케이션 레벨에서는 명령어 레벨의 SIMD 기반 매니코어 프로세서용 정밀 사이클 시뮬레이터를 이용하여 사이클 수, 동적 명령어 빈도, PE 시스템 이용률 (system utilization) 등의 실행 데이터를 추출한다. 아키텍처 레벨에서는 모델링된 아키텍처의 디자인 변수들을 계산하기 위해 Chai가 제안한 SIMD 기반 매니코어 프로세서용 아키텍처 모델링 툴을 사용하였다[18].
41Hz)에 네 개의 PE가 할당된 경우의 음 합성 예를 보이는데, 134번째 단계에서 마지막 하나의 PE가 유휴 상태(sleep)에 놓이는 것을 확인할 수 있다. 올바른 음 합성을 위해 이웃한 PE로부터 이전에 합성된 음 샘플을 가져와야하는데 이를 위해 PE간 통신을 하는 것보다는 해당 PE를 유휴 상태로 두는 것이 더 효율적이므로 본 논문에서는 이러한 경우가 발생할 경우 해당 PE를 유휴 상태로 둔다. 즉, 첫 번째 합성된 샘플이 PE1의 내부 메모리에 있기 때문에 PE4를 비활성화 시키고 135번째 단계에서 합성하도록 처리하였다.
올바른 음 합성을 위해 이웃한 PE로부터 이전에 합성된 음 샘플을 가져와야하는데 이를 위해 PE간 통신을 하는 것보다는 해당 PE를 유휴 상태로 두는 것이 더 효율적이므로 본 논문에서는 이러한 경우가 발생할 경우 해당 PE를 유휴 상태로 둔다. 즉, 첫 번째 합성된 샘플이 PE1의 내부 메모리에 있기 때문에 PE4를 비활성화 시키고 135번째 단계에서 합성하도록 처리하였다. 이와 같이, 올바른 음 합성을 위해서는 PE를 비활성화시키는 “SLEEP” 명령어 사용이 불가피한데 이는 각 현에 할당된 PE의 수가 증가할수록 불규칙한 지연 길이(126, 168, 212, 283, 378, 505로 인해 더 많은 SLEEP 명령어가 사용되고, 결과적으로 시스템 이용률은 떨어지게 결과를 초래한다.
대상 데이터
1kHz, 양자화 비트가 16인 기타 음을 합성하였다. 모델링된 모든 PE 아키텍처는 동일한 130nm 테크놀로지와 720MHz 클록 주파수를 사용하여 시뮬레이션 하였다. 동시 발음 수가 6인 기타 음 합성을 위해 필요한 PE 수는 NPE = 6×2i (i = 0,.
표 1은 기타의 음 합성을 위한 최적의 매니코어 아키텍처를 찾기 위해 모델링된 일곱 가지 매니코어 아키텍처의 파라미터를 보여준다. 이렇게 모델링된 PE 구성을 이용하여 샘플링율이 44.1kHz, 양자화 비트가 16인 기타 음을 합성하였다. 모델링된 모든 PE 아키텍처는 동일한 130nm 테크놀로지와 720MHz 클록 주파수를 사용하여 시뮬레이션 하였다.
이론/모형
애플리케이션 레벨에서는 명령어 레벨의 SIMD 기반 매니코어 프로세서용 정밀 사이클 시뮬레이터를 이용하여 사이클 수, 동적 명령어 빈도, PE 시스템 이용률 (system utilization) 등의 실행 데이터를 추출한다. 아키텍처 레벨에서는 모델링된 아키텍처의 디자인 변수들을 계산하기 위해 Chai가 제안한 SIMD 기반 매니코어 프로세서용 아키텍처 모델링 툴을 사용하였다[18]. 테크놀로지 레벨에서는 각 아키텍처 모델들의 테크놀로지 변수(지연(latency), 전력(power), 클록 주파수(clock frequency))를 계산하기 위해 Generic System Simulator(GENES YS)를 사용하였다[19].
아키텍처 레벨에서는 모델링된 아키텍처의 디자인 변수들을 계산하기 위해 Chai가 제안한 SIMD 기반 매니코어 프로세서용 아키텍처 모델링 툴을 사용하였다[18]. 테크놀로지 레벨에서는 각 아키텍처 모델들의 테크놀로지 변수(지연(latency), 전력(power), 클록 주파수(clock frequency))를 계산하기 위해 Generic System Simulator(GENES YS)를 사용하였다[19]. 마지막으로 각 레벨에서 구해진 데이터베이스를 조합하여 실행 시간, 시스템 면적 효율 에너지 효율을 측정한다.
성능/효과
1kHz, 양자화 비트는 16인 기타 음을 합성하였다. 130nm 테크놀로지와 720MHz 클럭 주파수에서 메쉬 구조로 연결하여 실험한 결과, 시스템 면적 효율은 PE 수가 24개, 에너지 효율은 PE 수가 96개일 때 가장 높은 효율을 보였다. 또한 음 합성에서 가장 많이 사용되는 TI TMS320C6416보다 시스템 면적 효율에서 1,235배, 에너지 효율에서 22배의 향상을 보였다.
1kHz, 양자화 비트가 16인 기타 음을 합성하였다. 130nm 테크놀로지와 720MHz 클록 주파수의 매니코어 프로세서 아키텍처를 이용하여 모의 실험한 결과, 시스템 면적 효율은 PE 수가 24개일 때, 에너지 효율은 PE 수가 96개일 때 최적의 효율을 보였다. 또한 음 합성에서 많이 사용되는 TI TMS320C6416보다 시스템 면적 효율에서 1,235배, 에너지 효율에서 22배의 향상을 보였다.
여기서 세로축은 시스템 면적 효율의 평균값으로 정규화한 값이므로 의미가 없으며 그래프가 나타내는 모양이 중요하다. PE 수가 24개일 때 최대의 시스템 면적 효율을 가지며, PE 수가 24개 이상일 경우는 시스템 면적 증가에 비해 실행 시간의 감소가 현저해서 시스템 면적 효율이 줄어든다. 실행 시간의 감소가 줄어드는 이유는 그림 10에서와 같이 PE=24 이상일 때 시스템 이용률이 줄어들기 때문이다.
130nm 테크놀로지와 720MHz 클럭 주파수에서 메쉬 구조로 연결하여 실험한 결과, 시스템 면적 효율은 PE 수가 24개, 에너지 효율은 PE 수가 96개일 때 가장 높은 효율을 보였다. 또한 음 합성에서 가장 많이 사용되는 TI TMS320C6416보다 시스템 면적 효율에서 1,235배, 에너지 효율에서 22배의 향상을 보였다. 이러한 결과를 통해 현악기 음 합성을 위한 매니코어 시스템을 효율적으로 디자인 할 수 있는 해결책을 제시할 수 있다.
130nm 테크놀로지와 720MHz 클록 주파수의 매니코어 프로세서 아키텍처를 이용하여 모의 실험한 결과, 시스템 면적 효율은 PE 수가 24개일 때, 에너지 효율은 PE 수가 96개일 때 최적의 효율을 보였다. 또한 음 합성에서 많이 사용되는 TI TMS320C6416보다 시스템 면적 효율에서 1,235배, 에너지 효율에서 22배의 향상을 보였다. 이러한 결과는 음 합성을 위한 최적의 매니코어 구조를 찾는 방법론에 대한 해결책으로 사용될 수 있다.
이와 같이, 올바른 음 합성을 위해서는 PE를 비활성화시키는 “SLEEP” 명령어 사용이 불가피한데 이는 각 현에 할당된 PE의 수가 증가할수록 불규칙한 지연 길이(126, 168, 212, 283, 378, 505로 인해 더 많은 SLEEP 명령어가 사용되고, 결과적으로 시스템 이용률은 떨어지게 결과를 초래한다.
그림 13은 시스템 면적 효율과 에너지 효율 측면에서 상용 프로세서와의 비교 결과를 보여준다. 효율 비교 결과, 최적의 매니코어 프로세서는 음 합성에서 많이 사용되는 TI TMS320C6414보다 시스템 면적 효율에서 1,235배, 에너지 효율에서 22배의 향상을 보였다.
질의응답
핵심어
질문
논문에서 추출한 답변
ASIC은 어떤 것을 만족시키지 못하나?
ASIC(Application-Specific Integrated Circuit)은 이러한 음 합성 알고리즘에서 요구되는 고성능, 저전력을 충족시킬 수 있지만 다양한 애플리케이션에서 요구되는 프로그램 능력(programmability)과 유연성(flexibility)을 만족시키지 못한다[14]. 반면 범용 프로세서(general-purpo se processor, GPP)나 디지털 신호처리기(digital signal processor, DSP)는 다양한 애플리케이션에 대해 충분한 프로그램 능력과 유연성을 제공한다.
SIMD 기반 매니코어 프로세서는 여러 개의 PE와 이를 제어하는 ACU로 구성되는데, 각 PE는 어떤 특징을 가지고 있나?
⋅32비트 폭의 512개 워드로 구성된 내부 메모리,
⋅32비트 폭의 16개 3포트 범용 레지스터,
⋅기본적인 산술/논리 연산을 수행하는 ALU,
⋅64비트 곱셈 및 누산기(multiply accumulator),
⋅멀티 비트 산술/논리 시프트 연산을 수행하는 배럴시프트,
⋅지역 정보를 이용해 각 PE의 활성/비활성을 위한 SLEEP 유닛,
⋅이웃하는 PE간 데이터 통신을 위한 NEWS(north-ea st-west-south) 네트워크 및 직렬 I/O유닛.
현악기의 음 합성 알고리즘이 실시간으로 사용하는 애플리케이션에 적용하기 어려운 이유는?
국내에서는 산조 가야금의 물리적 모델링에 대한 연구[7,8], 편경에 대한 진동모드 분석[9] 및 물리적 모델링 합성법을 이용한 줄 없는 기타 구현[10] 등이 있다. 그러나 손으로 현을 뜯거나 튕겨서 연주하는 현악기의 음 합성 알고리즘은 상당한 양의 연산과 입․출력 처리를 요구하기 때문에 실시간으로 사용하는 애플리케이션에 적용하기에는 많은 어려움이 있다[4,11]. 특히 현악기 사운드 엔진 개발은 기존 프로세서의 성능 제약으로 인하여 고음질의 악기 음 합성 알고리즘을 구현하기 어려운 실정이다[12,13].
참고문헌 (21)
T. Agerwala, and S. Chatterjee, "Computer arch itecture: challenges and opportunities for the next decade," IEEE Micro, pp. 58-69, May-June 2005.
S.-H. Kim, S.-B. Nam, H.-J. Lim, "An improved area edge detection for real-time image processing," Journal of the Korea Society of Computer and Information, Vol. 14, No. 1, pp. 99-106, Jan. 2009.
A. W. Y. Su, W.-C. Chang, and R.-W. Wang, "An IIR synthesis method for plucked-string instruments with embedded portamento," J. Audio Eng. Soc., Vol. 50, No. 5, pp. 351-362, May. 2002.
V. Valimaki, J. Huopaniemi, M. Karjalainen, and Z. Janosy, "Physical modeling of plucked string instruments with application to real-time sound synthesis," J. Audio Eng. Soc., Vol. 44, No. 5, pp. 331-353, Mar. 1996.
M. Karjalainen, J. Backman, and J. Polkki, "Analy sis, modeling, and real-time sound synthesis of the kantele, a traditional finnish string instrument," in Proc. IEEE Int. Conf. Acoustics, Speech, and Signal Processing, pp. 229-232, Apr. 1993.
Sang-Jin Cho, Ui-Pil Chong, and Sang-Bock Cho, "Synthesis of the Dan Tranh Based on a Parameter Extraction System," J. Audio Eng. Soc., Vol. 58, No. 6, pp. 498-507, June 2010.
Sang-Jin Cho, and Ui-Pil Chong, "Phycisl Modeling of a Sanjo Gayageum," J. Acoustical Soc. Korea, Vol. 23, No. 7, pp. 521-531, Oct. 2004.
Sangjin Cho, and Uipil Chong, "Sound Synthesis of Right-Hand Playing Styles Using Improved Physical Modeling of Sanjo Gayageum," J. Acoustical Soc. Korea, Vol. 25, No. 8, pp. 325-332, Nov. 2006.
Junehee Yoo, "Vibrational Modes of Pyeongeong," J. Acoustical Soc. Korea, Vol. 25, No. 3, pp. 21-28, Apr. 2006.
Myeongsu Kang, Sangjin Cho, and Uipil Chong, "Implementation of Non-Stringed Guitar Based on Physical Modeling Synthesis," J. Acoustical Soc. Korea, Vol. 28, No. 2, pp. 119-126, Feb. 2009.
H. G. Alles, "Music synthesis using real time digit al techniques," Proc. IEEE, Vol. 68, No. 4, pp. 436-449, Apr. 1980.
Myeongsu Kang, Sangjin Cho, Sundeok Kwon, and Uipil Chong, "Sound Engine for Korean Traditional Instruments Using General Purpose Digital Signal Processor," J. Acoustical Soc. Korea, Vol. 28, No. 3, pp.229-238, Apr. 2009.
Ui-Pil Chong and Sang-Jin Cho, "Physical model ing of gayageum with application to sound engine in musical synthesizer," in Proc. Int. Conf. High Performance Scientific Computing, Nov. 2006.
S.-H. Lee, "The Design and implementation of pa rallel processing system using the Nios(R)II embedded processor," Journal of the Korea Society of Computer and Information, Vol. 14, No. 11, pp. 97-103, Nov. 2009.
L. V. Huynh, C.-H. Kim, J.-M. Kim, "A massively parallel algorithm for fuzzy vector quantization," Journal of Korea Information Processing Society, Vol. 16-A, No. 6, pp. 411-418, Dec. 2009.
Jongmyon Kim, Yong-Min Kim, Cheol-Hong Kim, "Performance Evaluation of Multimedia Extensions on Variable Many-Core Processors," in the International Conference on Computer Design (CDES'10), pp. 98-104, Las Vegas, USA, 12-15, July 2010.
A. Gentile, D. S. Wills, "Impact of pixel per processor ratio on embedded SIMD architect ures,", Image Analysis and Processing, pp. 204-208, Sept. 2001.
S. M. Chai, T. Taha, D. S. Wills, J. D. Meindl, "Heterogeneous Architecture Models for Interconnect-Motivated System Design," IEEE Trans. on VLSI Systems, Vol. 8, No. 6, pp. 660-670, Dec. 2000.
S. Nugent, D. S. Wills, and J. D. Meindl, "A Hierarchical Block-based Modeling Methodology for SoC in GENESYS," 15th Annual IEEE Int. AISC/SOC Conf., pp. 239-243, Sept. 2002.
A. Gentile, S. Sander, L. Wills, and D. S. Wills, "The Impact of Grain Size of the Efficiency of Embedded SIMD Image Processing Architectures," Journal of Parallel Distributed Computing, Vol. 64, pp. 1318-1327, Nov. 2004.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.