본 논문에서는 3.1-10.6GHz 초광대역CMOS저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.
본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.
In this paper, a new circuit topology of an ultra-wideband (UWB) 3.1-10.6GHz CMOS low noise amplifier is presented. The proposed UWB low noise amplifier is designed utilizing RC feedback and LC filter networks which can provide good input impedance matching. In this design, the current-reused topolo...
In this paper, a new circuit topology of an ultra-wideband (UWB) 3.1-10.6GHz CMOS low noise amplifier is presented. The proposed UWB low noise amplifier is designed utilizing RC feedback and LC filter networks which can provide good input impedance matching. In this design, the current-reused topology is adopted to reduce the power consumption and the inductor-peaking technique is applied for the purpose of bandwidth extension. The performance results of this UWB low noise amplifier simulated in $0.18-{\mu}m$ CMOS process technology exhibit a power gain of 14-14.9dB, an input matching of better than -10.8dB, gain flatness of 0.9dB, and a noise figure of 2.7-3.3dB in the frequency range of 3.1-10.6GHz. In addition, the input IP3 is -5dBm and the power consumption is 12.5mW.
In this paper, a new circuit topology of an ultra-wideband (UWB) 3.1-10.6GHz CMOS low noise amplifier is presented. The proposed UWB low noise amplifier is designed utilizing RC feedback and LC filter networks which can provide good input impedance matching. In this design, the current-reused topology is adopted to reduce the power consumption and the inductor-peaking technique is applied for the purpose of bandwidth extension. The performance results of this UWB low noise amplifier simulated in $0.18-{\mu}m$ CMOS process technology exhibit a power gain of 14-14.9dB, an input matching of better than -10.8dB, gain flatness of 0.9dB, and a noise figure of 2.7-3.3dB in the frequency range of 3.1-10.6GHz. In addition, the input IP3 is -5dBm and the power consumption is 12.5mW.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
제안 방법
3.1-10.6GHz 대역의 초광대역 CMOS 저잡음 증폭기는 소비전력을 줄이기 위해 공통-소오스 증폭기와 cascode 증폭기를 직렬로 연결하여 설계하였다. 입력정합은 RC 피드백 회로와 LC 필터회로를 사용하여 3.
3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기에서 전류재사용 구조를 사용하여 적은 전력으로 높은 이득과 낮은 잡음 지수를 구현하였다. 그러나 초광대역 증폭기의 임피던스 정합 및 대역폭 확장을 위한 인덕터의 사용을 최소화하여 칩의 면적을 줄이는 문제는 향후의 연구에 의해 개선되어야 하겠다.
6GHz에서 정합되도록 설계하였고, 출력 정합은 PMOS인 M4를 피드백 경로로 이용하여 쉽게 설계할 수 있었다. Degeneration 인덕터 Ls를 사용하여 회로의 안정도와 잡음 정합을 향상시켰다. 공통-소오스 증폭기 M1을 지난 신호가 M2의 소오스로 들어가는 것을 막기 위해 인덕턴스 값이 큰 L2와 캐패시턴스 값이 큰 바이패스 캐패시터 Cb를 사용하였다.
그러므로, 본논문에서 제안하는 초광대역 저잡음증폭기의 이득은 3.1-10.6GHz 주파수 대역내에서 13dB이상, 잡음지수4dB 이하, 입력IP3는-5dBm 이상으로설계하고자 한다.
6GHz의 초광대역에서 입력 정합이 가능하게 설계하였다. 그리고 series-peaking 인덕터와 shunt-peaking 인덕터를 사용하여 대역폭을 확장시켰다. 본 논문에서 제안된 초광대역 CMOS 저잡음 증폭기의 3.
그림 9의 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기는 소비전력을 줄이기 위하여 공통-소오스 증폭기와 대역특성과 입출력 격리 특성이 좋은 cascode 증폭기를 하나의 전류경로를 사용하는 전류 재사용 구조로 설계하였다. 입력 정합은 CC1과 L1의 공진회로와 Rf 와 Cf의 피드백 회로의 Q값을 조절하여 3.
따라서, 본논문에서 3.1-10.6GHz 주파수 대역에서 입력정합을 위하여 RC 피드백과 LC 필터구조로, 대역폭 확장을 위해 인덕터 피킹기법을 이용하고 저전력 특성 구현에 적합한 전류 재사용구조를 기반으로 하는 초광대역 저잡음 증폭기를 제안한다. 제안된 초광대역 저잡음 증폭기를 0.
6GHz 초광대역 CMOS 저잡음 증폭기는 소비전력을 줄이기 위하여 공통-소오스 증폭기와 대역특성과 입출력 격리 특성이 좋은 cascode 증폭기를 하나의 전류경로를 사용하는 전류 재사용 구조로 설계하였다. 입력 정합은 CC1과 L1의 공진회로와 Rf 와 Cf의 피드백 회로의 Q값을 조절하여 3.1-10.6GHz에서 정합되도록 설계하였고, 출력 정합은 PMOS인 M4를 피드백 경로로 이용하여 쉽게 설계할 수 있었다. Degeneration 인덕터 Ls를 사용하여 회로의 안정도와 잡음 정합을 향상시켰다.
6GHz 대역의 초광대역 CMOS 저잡음 증폭기는 소비전력을 줄이기 위해 공통-소오스 증폭기와 cascode 증폭기를 직렬로 연결하여 설계하였다. 입력정합은 RC 피드백 회로와 LC 필터회로를 사용하여 3.1-10.6GHz의 초광대역에서 입력 정합이 가능하게 설계하였다. 그리고 series-peaking 인덕터와 shunt-peaking 인덕터를 사용하여 대역폭을 확장시켰다.
6GHz 주파수 대역에서 입력정합을 위하여 RC 피드백과 LC 필터구조로, 대역폭 확장을 위해 인덕터 피킹기법을 이용하고 저전력 특성 구현에 적합한 전류 재사용구조를 기반으로 하는 초광대역 저잡음 증폭기를 제안한다. 제안된 초광대역 저잡음 증폭기를 0.18-㎛ CMOS 공정기술로 설계하고 시뮬레이션 결과를 제시한다.
대상 데이터
3.1-10.6GHz 주파수 범위의 초광대역에서 50Ω에 정합되도록 RC 피드백 회로를 사용하였다.
대역폭을 증가시키기 위해서 병렬 피킹 인덕터 L4와 저항 R1 및 M2의 게이트에 연결 되어 있는 직렬 피킹 인덕터 L3를 사용하였다.
공통-소오스 증폭기 M1을 지난 신호가 M2의 소오스로 들어가는 것을 막기 위해 인덕턴스 값이 큰 L2와 캐패시턴스 값이 큰 바이패스 캐패시터 Cb를 사용하였다. 인덕터 L3와 캐패시터 CC2는 공통-소오스 증폭기와 cascode 증폭기를 연결하는 정합회로로 사용되었다. 대역폭을 증가시키기 위해서 병렬 피킹 인덕터 L4와 저항 R1 및 M2의 게이트에 연결 되어 있는 직렬 피킹 인덕터 L3를 사용하였다.
데이터처리
또한, 공정 오차로 인한 인덕터 값과 저항 값의 변화가 회로에 미치는 영향을 살펴보기 위하여 본 논문에서 제안된 저잡음 증폭기의 회로에 사용한 인덕터 값과 저항 값을 +10%와 -10% 변화시켜 시뮬레이션한 결과를 표 1에 비교 요약하였다.
지금까지 발표된 초광대역 저잡음 증폭기와 본 논문에서 제안하는 초광대역 CMOS 저잡음 증폭기의 성능을 표 2에 비교하였다.
성능/효과
그리고 series-peaking 인덕터와 shunt-peaking 인덕터를 사용하여 대역폭을 확장시켰다. 본 논문에서 제안된 초광대역 CMOS 저잡음 증폭기의 3.1-10.6GHz의 대역 내에서 시뮬레이션 결과는 이득은 14-14.9dB, 입력정합은 -10.8dB이하, 잡음지수는 2.7-3.3dB, 소비전력은 12.5mW, 입력 IP3는 -5dBm 이다.
표 1에서 볼 수 있듯이 공정상에서 인덕터 값과 저항 값이 약 10%의 오차가 발생하더라도 시뮬레이션 결과는 1dB이내의 오차 값을 갖는 것을 확인할 수 있다.
표 2에서 볼 수 있듯이 본 논문에서 제안한 초광대역 CMOS 저잡음 증폭기는 발표된 다른 논문의 저잡음 증폭기 보다 3.1-10.6GHz에서 같은 정도의 소비전력으로 14dB 이상의 높은 이득과 3.3dB 이하의 낮은 잡음지수로 우수한 성능을 보여준다.
후속연구
6GHz 초광대역 CMOS 저잡음 증폭기에서 전류재사용 구조를 사용하여 적은 전력으로 높은 이득과 낮은 잡음 지수를 구현하였다. 그러나 초광대역 증폭기의 임피던스 정합 및 대역폭 확장을 위한 인덕터의 사용을 최소화하여 칩의 면적을 줄이는 문제는 향후의 연구에 의해 개선되어야 하겠다.
질의응답
핵심어
질문
논문에서 추출한 답변
UWB 무선시스템에 요구되는 초광대역 저잡음 증폭기는 어떻게 구현되어야 하는가?
이같은 새로운 표준 시스템은 저렴한 비용으로 소비전력은 적지만 높은 보안성과 고속 데이타 전송율의 무선통신이 가능해야 한다. 그러므로 UWB 무선시스템에 요구되는 초광대역 저잡음 증폭기는 넓은 대역에서의 입출력 정합과 낮은 잡음지수 및 저소비전력으로 구현되어야 한다.
일반적으로 광대역 정합은 어떻게 이루어지는가?
일반적으로 광대역 정합은 기존의 협대역 저잡음 증폭기 정합 회로의 Q값을 조절하여 이루어진다. 그림 1에 광대역 증폭기를 구현할 수 있는 기본적인 구조를 보여준다[2].
3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 특성을 CMOS 공정기술로 시뮬레이션을 수행한 결과는 어떻게 되는가?
이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.
참고문헌 (13)
이근호, 신철호, "UWB 표준화 및 규제동향," 전자파기술, 제13권,제3호, pp. 74-82, 2002. 7.
S. B. T. Wang, A. M. Niknejad and R. W. Brodersen, "A Sub-mW960-MHz Ultra-Wideband CMOS LNA," IEEE Radio Frequency Integrated Circuits Symposium, pp. 35-38, Jun. 2005.
A. Bevilacqua and A. M. Niknejad, "An Ultrawideband CMOS Low-Noise Amplifier for 3.1-10.6-GHz Wireless Receivers," IEEE J. Solid-State Circuit,Vol. 12, pp. 2259-2268,Dec. 2004.
C.-F. Liao, and S.-I. Liu, "A Broadband Noise- Canceling CMOS LNA for 3.1-10.6-GHz UWB Receivers," IEEE J. Solid-State Circuits, Vol. 42, No. 2, pp. 329-339, Feb. 2007.
Yi-Jing Lin, Shawn S. H. Hsu, Hun-De Jin, and C. Y. Chan, "A 3.1-10.6 GHz Ultra-Wideband CMOS Low Noise Amplifier With Current-Reused Technique," IEEE Microwave and Wireless Components Letters, Vol. 17, No. 3, pp. 232-234, Mar. 2007.
ECMA-368, "High Rate Ultra Wideband PHY and MAC Standard," http://www.ecma-international.org.
Thomas H. LEE, The Design of CMOS Radio- Frequency Integrated Circuits, 2nd ed., Cambridge Univ. Press, 2004.
Xiaohua Fan, Edgar Sanchez-Sinencio, and Jose Silva-Martinez, "A 3GHz-10GHz Common Gate Ultrawideband Low Noise Amplifier," IEEE Midwest Symposium Circuits and System, Vol. 1, pp. 631-634, Aug. 2005.
Yang Lu et al., "A Novel CMOS Low-Noise Amplifier Design for 3.1- to 10.6-GHz Ultra-Wide-Band Wireless Receivers," IEEE Transaction on Circuits and Systems, Vol. 53, No. 8, pp. 1683-1692, Aug. 2006.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.