$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

PCB 및 팩키징 구조에서의 전파 특성 원문보기

電磁波技術 : 韓國電磁波學會誌 = The Proceedings of the Korean Institute of Electromagnetic Engineering and Science, v.24 no.3, 2013년, pp.42 - 55  

한기진 (울산과학기술대학교)

초록이 없습니다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 절에서는 PCB 및 팩키징의 전파 특성과 이들을 포함하는 고속 입출력 링크의 성능 측정 및 테스트와 관련한 최근의 기술들을 소개한다.
  • 앞에서 논한 해석 및 모델링 기법을 활용하여 PCB와 팩키징에서의 전파 특성을 분석하고, 이로부터 전파 특성을 개선하는 설계기법을 고안할 수 있다. 본 절에서는 현재 사용되고 있거나, 최근에 제안된 SI/PI 설계 기법들을 소개한다.
  • 본고에서는 PCB 및 팩키징에서의 전파 특성 현상과 전파 특성의 해석 및 모델링, 전파 특성을 고려한 시스템 설계, 그리고 전파 특성의 측정에 관한 개략적인 내용과 관련된 연구 동향을 소개하였다.
  • 본고에서는 PCB 및 팩키징에서의 전파 특성의 개요, 전파 특성의 해석 및 모델링, 전파 특성의 개선을 위한 설계, 그리고 전파 특성의 측정 및 테스트 기술과 관련한 연구 동향을 소개한다. 최근까지 널리 사용되고 있는 다층 PCB 및 팩키징에서의 전파 특성과 함께, 집적도를 향상시킬 수 있는 새로운 팩키징 기술로 대두되고 있는 실리콘 기반 3차원 집적 기술에서의 전기적 특성 및 측정 기술에 대해서도 논하며, 향후 관련 분야에서의 해결해야 할 연구 주제들을 제안한다.
  • PCB 및 팩키징에서의 전파 특성을 규명하기 위해 연결체 및 전력 분배망 등 수동 구조의 전자기적 특성을 추출하고, 이를 시간영역에서의 시스템 분석에 활용하기 위한 전기적 모델의 추출이 필요하다. 수동 구조의 전자기적 특성은 측정 또는 전자기 해석을 통해 추출할 수 있는데, 측정에 관한 논의는 Ⅴ장에서 다루기로 하고, 본 절에서는 전자기 해석에 대해 논하기로 한다.

가설 설정

  • 본 해석방법은 다층 기판 구조의 각 층을 캐비티 공진기로 가정하고 공진기들이 관통 전극을 통해 직렬 연결된 해석적 모델을 사용한다. 기본적으로 관통 전극과 다층 기판 간의 상호결합 구조와 캐비티 공진구조 간의 영향에 대해 고려하고 있으므로 관통 전극-전송선로 전환 구조를 해석하는데 효과적이고, 다수의 관통 전극 간의 전기적 결합 관계도 효과적으로 추출할 수 있다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
인쇄 회로 기판과 팩키징은 어떤 역할을 하는가? 인쇄 회로 기판(Printed Circuit Board; PCB)과 팩키징은 전자 시스템을 구성하는 소자들을 기계적, 열 적으로 보호하고 각 소자들을 전기적으로 연결하여 시스템의 동작에 필요한 신호와 전력의 전송을 가능 하게 하는 역할을 한다. 최근 시스템들이 고속화되고 집적도가 향상됨에 따라 PCB와 팩키징의 고주파 특성에 관한 설계자들의 관심이 높아지면서 다양한 신호 및 전력 연결체들의 전파 특성의 해석, 측정 및 전파 특성을 고려한 설계에 관한 연구가 활발히 진행되고 있다.
회로의 신호 무결성(SI)가 저하되면 어떤 문제가 생기는가? 고속 디지털 인터페이스를 구성하는 채널을 통해 전송되는 신호가 시스템 성능을 저하시키지 않도록 왜곡 없이 전달될 때 신호 무결성을 만족한다고 판단한다. 신호 무결성이 저하될 경우, 디지털 신호의 왜곡은 수신회로에서의 전압 왜곡, 지터(jitter)로 인한 아이 다이어그램(eye diagram)의 열화로 나타나고, 신호 수신 오류 등의 문제를 야기한다.
PCB와 팩키징이 안고 있는 한계는 무엇인가? PCB와 팩키징의 전파 특성은 기존의 전송선로 및 무선 수동소자에서의 전파 특성과 기본적으로 동일 하다. 그러나 직류에서 수십 GHz 수준의 고주파까지 포함하는 광대역 신호에 대한 채널 특성을 규명해야 하고, 수십에서 수백 개 이상의 연결체(interconnection)간의 복잡한 전기적 결합이 포함된 다단자망 특성을 다루어야 하며, 시스템 하드웨어에서 발생하는 여러 가지 단순화하기 어려운 특성들을 반드시 고려해야 한다는 차이가 있고, 이와 관련된 다양한 기술적 문제들이 아직 해결되지 못하고 있다.
질의응답 정보가 도움이 되었나요?

참고문헌 (27)

  1. P. G. Huray, S. Hall, S. Pytel, F. Oluwafemi, R. Mellitz, D. Hua, and Y. Peng, "Fundamentals of a 3-D 'snowball' model for surface roughness power losses", Proc. IEEE Workshop on Signal Propagation on Interconnects (SPI), pp. 121-124, May 2007. 

  2. X. Gu, R. Rimolo-Donadio, Z. Yu, F. de Paulis, Y. H. Kwark, M. Cocchini, M. B. Ritter, B. Archambeault, A. Ruehli, J. Fan, and C. Schuster, "Fast physics-based via and trace models for signal and power integrity co-analysis", DesignCon, 2010. 

  3. C. Schuster, G. Leonhardt, and W. Fichtner, "Electromagnetic simulation of bonding wires and comparison with wide band measurements", IEEE Trans. Advanced Packaging, vol. 23, no. 1, pp. 69-79, Feb. 2000. 

  4. M. Swaminathan, E. Engin, Power Integrity Modeling and Design for Semiconductors and Systems. Prentice Hall, 2007. 

  5. H. W. Ott, Noise Reduction Techniques in Electronic Systems. 2nd ed., Wiley, 1988. 

  6. A. E. Engin, K. Bharath, and M. Swaminathan, "Multilayered finite-difference method (MFDM) for modeling of package and printed circuit board planes", IEEE Trans. Electromagnetic Compatibility, vol. 49, no. 2, pp. 441-447, May 2007. 

  7. R. Rimolo-Donadio, X. Gu, Y. H. Kwark, M. B. Ritter, B. Archambeault, F. de Paulis, Y. Zhang, J. Fan, H.-D. Bruns, and C. Schuster, "Physics-based via and trace models for efficient link simulation on multilayer structures up to 40 GHz", IEEE Trans. Microwave Theory and Techniques, vol. 57, no. 8, pp. 2072-2083, Aug. 2009. 

  8. D. Jiao, S. Chakravarty, and C. Dai, "A layered finite element method for electromagnetic analysis of large-scale high-frequency integrated circuits", IEEE Trans. Antennas and Propagation, vol. 55, no. 2, pp. 422-432, Feb. 2007. 

  9. A. E. Ruehli, A. C. Cangellaris, "Progress in the methodologies for the electrical modeling of interconnects and electronic packages", Proc. IEEE, vol. 89, no. 5, pp. 740-771, May 2001. 

    상세보기

  10. G. Wollenberg, A. Goerisch, "Analysis of 3-D interconnect structures with PEEC using SPICE", IEEE Trans. Electromagnetic Compatibility, vol. 41, no. 4, pp. 412-417, Nov. 1999. 

  11. K. J. Han, M. Swaminathan, "Inductance and resistance calculations in three-dimensional packaging using cylindrical conduction mode basis functions", IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems, vol. 28, no. 6, pp. 846-859, Jun. 2009. 

  12. K. J. Han, M. Swaminathan, and T. Bandyopadhyay, "Electromagnetic modeling of through-silicon via (TSV) interconnections using cylindrical modal basis functions", IEEE Trans. Advanced Packaging, vol. 33, no. 4, pp. 804-817, Nov. 2010. 

  13. P. Triverio, S. Grivet-Talocia, M. S. Nakhla, F. G. Canavero, and R. Achar, "Stability, causality, and passivity in electrical interconnect models", IEEE Trans. Advanced Packaging, vol. 30, no. 4, pp. 795-808, Nov. 2007. 

  14. E. Song, J. Cho, J. Kim, Y. Shim, G. Kim, and J. Kim, "Modeling and design optimization of a wideband passive equalizer on PCB based on near-end crosstalk and reflections for high-speed serial data transmission", IEEE Trans. Electromagnetic Compatibility, vol. 52, no. 2, pp. 410-420, May 2010. 

  15. K. J. Han, H. Takeuchi, and M. Swaminathan, "Eyepattern design for high-speed differential links using extended passive equalization", IEEE Trans. Advanced Packaging, vol. 31, no. 2, pp. 246-257, May 2008. 

  16. Y. Choi, H. Braunisch, K. Aygun, and P. D. Fran zon, "Analysis of inter-bundle crosstalk in multimode signaling for high-density interconnects", Proc. 58th Electronic Components and Technology Con- ference (ECTC), pp. 664-668, May 2008. 

  17. J. Y. Choi, M. Swaminathan, "Decoupling capacitor placement in power delivery networks using MF- EM", IEEE Trans. Components, Packaging and Ma- nufacturing Technology, vol. 1, no. 10, pp. 1651- 1661, Oct. 2011. 

  18. S. L. Huh, M. Swaminathan, and D. Keezer, "Constant current power transmission line-based power delivery network for single-ended signaling", IEEE Trans. Electromagnetic Compatibility, vol. 53, no. 4, pp. 1050-1064, Nov. 2011. 

  19. E. Matoglu, N. Pham, D. N. de Araujo, M. Cases, and M. Swaminathan, "Statistical signal integrity analysis and diagnosis methodology for high-speed systems", IEEE Trans. Advanced Packaging, vol. 27, no. 4, pp. 611-629, Nov. 2004. 

  20. C. Wesley, B. Mutnury, N. Pham, E. Matoglu, and M. Cases, "Electrical design space exploration for high speed servers", Proc. 57th Electronic Components and Technology Conference (ECTC), pp. 1748- 1753, Jun. 2007. 

  21. K. J. Han, M. B. Ritter, and X. Gu, "Electrical and physical parametric study of high-speed link perfor- mance", Proc. 19th Conference on Electrical Perfor- mance of Electronic Packaging and Systems(EPEPS), pp. 229-232, Oct. 2010. 

  22. T. G. Ruttan, B. Grossman, A. Ferrero, V. Teppati, and J. Martens, "Multiport VNA messurements", IEEE Microwave Magazine, vol. 9, no. 3, pp. 56-69, Jun. 2008. 

    상세보기

  23. D. E. Root, J. Verspecht, D. Sharrit, J. Wood, and A. Cognata, "Broad-band poly-harmonic distortion (PH-D) behavioral models from fast automated simulations and large-signal vectorial network measurements", IEEE Trans. Microwave Theory Tech., vol. 53, no. 11, pp. 3656-3664, Nov. 2005. 

  24. J. E. Schutt-Aine, P. Milosevic, and W.T. Beyene, "Modeling and simulation of high speed I/O links using X parameters", Proc. IEEE 19th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS), pp. 29-32, Oct. 2010. 

  25. J. S. Pak, J. Kim, D. H. Jung, J. Lee, K. Park, and J. Kim, "Optimized inverter design of ring oscillator based wafer-level TSV connectivity test (ROTSV- CT)", Proc. 2012 IEEE Electrical Design of Advanced Packaging and Systems Symposium (EDAPS), pp. 239-242, Dec. 2012. 

  26. O. Yaglioglu, B. Eldridge, "Direct connection and testing of TSV and microbump devices using Nano- PierceTM contactor for 3D-IC integration", Proc. IEEE 30th VLSI Test Symposium (VTS), pp. 96- 101, Apr. 2012. 

  27. C. Schow, F. Doany, and J. Kash, "Get on the optical bus", IEEE Spectrum, vol. 47, no. 9, pp. 32- 56, Sep. 2010. 

    상세보기

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로