최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지, v.50 no.10, 2013년, pp.91 - 97
임채열 (동국대학교 반도체과학과) , 이장우 (동국대학교 반도체과학과) , 송민규 (동국대학교 반도체과학과)
In this paper, a current steering 10-bit CMOS D/A converter to drive a NTSC/PAL analog TV is proposed. The proposed D/A converter has a 50MS/s operating speed with a 6+4 segmented type. Further, in order to minimize the device mismatch, a self-calibration bias technique with a fully integrated termi...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
고해상도의 D/A변환기를 구현하기 위해서 어떤 방식을 사용하고 있는가? | 일반적으로 출력에 연산증폭기를 이용한 전압구동방식으로 DAC를 설계할 경우 출력 전압의 settling time 이 연산증폭기의 Slew Rate에 의존하기 때문에 고속의 Application에는 적합하지 않다. 따라서 고속, 고해상도의 DAC를 구현하기 위해서는 대부분 우수한 성능의 전류원과 Switch를 사용하는 전류 구동 방식 (Current Steering) 방식으로 상·하위 Bit를 분할하여 사용하고 있다[1~17]. 전류구동방식의 경우 빠른 동작 속도와 고해상도를 얻기 위해서는 칩의 외부 또는 내부에 종단저항(Termination Resistor)을 구현하고 여기에 직접 전류를 인가한다. | |
D/A변환기란 무엇인가? | D/A변환기(Digital-to-Analog Converter, DAC)는 Digital 신호를 Analog 신호로 바꾸어 주는 아날로그 혼성모드 시스템의 대표적인 회로이다. 최근 개발되고 있는 통신 시스템 및 고속 영상 신호 처리 시스템이 시스템 온 칩 (System On Chip, SOC)으로 구현되고 있는 추세에서, DAC 는 IP(Intellectual Property)로서도그 활용 가치가 매우 높다. | |
출력에 연산증폭기를 이용한 전압구동방식으로 DAC를 설계할 경우 고속 Application에 적합하지 않은 이유는 무엇인가? | 일반적으로 출력에 연산증폭기를 이용한 전압구동방식으로 DAC를 설계할 경우 출력 전압의 settling time 이 연산증폭기의 Slew Rate에 의존하기 때문에 고속의 Application에는 적합하지 않다. 따라서 고속, 고해상도의 DAC를 구현하기 위해서는 대부분 우수한 성능의 전류원과 Switch를 사용하는 전류 구동 방식 (Current Steering) 방식으로 상·하위 Bit를 분할하여 사용하고 있다[1~17]. |
G. Van der Plas, et al., "A 14-bit Intrinsic Accuracy Q2 Random Walk CMOS DAC," IEEE J. Solid-State Circuits, vol. 32, pp. 1708-1718, Dec. 1999.
Yonghua Cong, et al., "A 1.5V 14b 100MS/s Self Calibrated DAC." ISSCC Dig. Tech. Papers, pp 128-129, Feb., 2003.
A. Van den Bosch, et al., "SFDR Bandwidth Limitations for High Speed High Resolution Current Steering CMOS D/A Converters," Proc. ICECS, pp. 1193-1196, 1999.
J. Hyde et al., "A 300-MS/s 14-bit Digital-to-Analog Converter in Logic CMOS," IEEE Journal of Solid-State Circuits, vol. 38, no. 5, pp. 734-740, May, 2003.
Q. Huang et al., "A 200MS/s 14b 97mW DAC in 0.18um CMOS," ISSCC Dig. Tech. Papers, pp. 364-365, Feb., 2004.
Luschas S., et al., "Output impedance requirements for DACs," Proceedings of the 2003 ISCAS, Volume:1, pp. I-512-515, May, 2003.
Georgi I. Radulov et al., "An on-chip self-calibration method for current mismatch in D/A Converters," ESSCIRC,, pp. 169-172, Sept. 2005.
Mikael Gustavsson, J. Jacob Wikner, Nianxiong Nick Tan, "CMOS Data Converters for Communications", Kluwer Academic Publishers., 2000, pp. 87-124
Chi Hung Lin and Klaas Bult, "A 10-b 500Msample/s CMOS DAC in 0.6mm2" IEEE J. Solid-State Circuits, vol. 33, no. 12, pp. 1948-1958, Dec. 1998.
J. H. Kim and K. S. Yoon, "An 8-Bit CMOS 3.3V 65MHz Digital to Analog Converter with a Symmetric Two-Stage Current Cell Matrix Architecture" IEEE Trans. Circuits Systs.II, vol. 45, no. 12, pp. 1605-1609, Dec. 1998.
J. H. Kim and K. S. Yoon, "An 8-Bit CMOS 3.3V 65MHz Digital to Analog Converter with a Symmetric Two-Stage Current Cell Matrix Architecture" IEEE Trans. Circuits Systs.II, vol.45, no. 12, pp. 1605-1609, Dec. 1998.
Ueno, T. et al., "A 1.2-V, 12-bit, 200M sample/s current-steering D/A converter in 90-nm CMOS," CICC, pp. 747-750, Sept., 2005.
M. Borremans, A. V. den Bosch, M. Steyaert, and W. Sansen, "A low power, 10-bit CMOS D/A converter for high speed applications," in Proc. IEEE Custom Integrated Circuits Conf. (CICC), May 2001, pp. 157-160.
Samiran Halder, Swapna Banerjee, Arindrajit Ghosh, Ravi sankar Prasad, Anirban Chatterjee, Sanjoy Kumar Dey, "A 10-bit 80-MSPS 2.5-V 27.65-mW 0.185mm2 Segmented Current Steering CMOS DAC", VLDIS, 2005.
Jurgen Deveugele, Member, IEEE, and Michiel S. J. Steyaert, "A 10-bit 250-MS/s Binary- Weighted Current-Steering DAC", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 41, NO. 2, FEBRUARY 2006
Chi-Hung Lin and Klaas Bult, "A 10-b, 500-MSample/s CMOS DAC in 0.6 mm2", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 33, NO. 12, DECEMBER 1998.
Anne Van den Bosch, Marc A. F. Borremans, Michel S. J. Steyaert Senior, Willy Sansen,"A 10-bit 1-GSample/s Nyquist Current Steering CMOS D/A Converter", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 36, NO. 3, MARCH 2001.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.