최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지, v.50 no.11, 2013년, pp.78 - 89
정용민 (연세대학교 전기전자공학과) , 정윤호 (한국항공대학교 항공전자공학과) , 이성주 (세종대학교 정보통신공학과) , 김재석 (연세대학교 전기전자공학과)
This paper proposes a high-throughput and multi-mode quasi-cyclic (QC) low-density parity-check (LDPC) decoder based on a fully parallel structure. The proposed QC-LDPC decoder employs the fully parallel structure to provide very high throughput. The high interconnection complexity, which is the gen...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
Low-density parity-check (LDPC) 부호란? | Low-density parity-check (LDPC) 부호는 선형 블록 부호의 한 종류로서[1] 패리티 검사 행렬을 통하여 정의된다. LDPC 부호는 Shannon의 채널 용량에 근접 하는 오류 정정 성능을 제공하기 때문에 최근 무선 통신 시스템에서 오류 정정 부호 기법으로 많은 관심을 받고 있다. | |
한 번의 반복 복호 시 필요한 클락 사이클 수를 줄임으로써 throughput을 향상해야 하는 이유는? | QC-LDPC 복호기가 높은 throughput을 지원하기 위해서는 수식 (1)로부터 알 수 있듯이 클락 주파수를 증가시키거나 반복 복호 횟수나 한 번의 반복 복호 시 필요한 클락 사이클 수를 줄여야 한다. 클락 주파수는 QC-LDPC 복호기를 포함하는 무선 통신 시스템의 시스템 클락 주파수에 따라 결정될 수 있다. 따라서 한 번의 반복 복호 시 필요한 클락 사이클 수를 줄임으로써 throughput을 향상시켜야 한다. | |
LDPC 부호가 최근 무선 통신 시스템에서 오류 정정 부호 기법으로 많은 관심을 받는 이유는? | Low-density parity-check (LDPC) 부호는 선형 블록 부호의 한 종류로서[1] 패리티 검사 행렬을 통하여 정의된다. LDPC 부호는 Shannon의 채널 용량에 근접 하는 오류 정정 성능을 제공하기 때문에 최근 무선 통신 시스템에서 오류 정정 부호 기법으로 많은 관심을 받고 있다. 특히, quasi-cyclic (QC) LDPC 부호의 경우 구조적 LDPC 부호의 한 종류로서[2], 부호기 (encoder)와 복호기 (decoder)의 저복잡도 구현이 가능하기 때문에 IEEE 802. |
G. R. Gallager, "Low-density parity-check codes," MA, M.I.T. Press, 1963.
M. P. C. Fossorier, "Quasi-cyclic low density parity check codes from circulant permutation matrices," IEEE Trans. Inform. Theory, Vol. 50, no. 8, pp. 1788-1794, Oct. 2006.
IEEE 802.11acTM/D2.0, "Draft standard for information technology part 11: wireless LAN medium access control (MAC) and physical layer (PHY) specifications, amendment 4: enhancements for very high throughput for operation in bands below 6GHz," Jan. 2012.
IEEE Std. 802.16eTM-2005, "IEEE standard for local and metropolitan area networks part 16: air interface for fixed and mobile broadband wireless access systems," Feb. 2006.
IEEE Std. P802.15.3c, "Part 15.3: wireless medium access control (MAC) and physical layer (PHY) specifications for high rate wireless personal area networks (WPANs)," Dec. 2009.
M. Yang, W. E. Ryan, and Y. Li, "Design of efficiently encodable moderate-length high-rate irregular LDPC codes," IEEE Trans. Commun., Vol. 52, no. 4, pp. 564-571, Apr. 2004.
Y. Jung, Y. Jung, and J. Kim, "Memory-efficient and high-speed LDPC encoder," Electron. Lett., Vol. 46, no. 14, pp. 1035-1036, Jul. 2010.
Y. Jung, C. Chung, Y. Jung, and J. Kim, "7.7Gbps encoder design for IEEE 802.11n/ac QC-LDPC codes," in Proc. of International SoC Design Conference, pp. 215-218, Jeju, Korea, Nov. 2012.
D. J. C. MacKay, "Good error-correcting codes based on very sparse matrices," IEEE Trans. Inform. Theory, Vol. 45, no. 2, pp. 399-431, Mar. 1999.
M. P. C. Fossorier, M. Mihaljevic, and H. Imai, "Reduced complexity iterative decoding of low-density parity-check codes based on belief propagation," IEEE Trans. Commun., Vol. 47, no. 5, pp. 673-680, May. 1999.
J. Chen, and M. P. C. Fossorier, "Density evolution for two improved BP-based decoding algorithm," IEEE Commun. Lett., Vol. 6, no. 5, pp. 208-210, May. 2002.
J, Zhang, and M. P. C. Fossorier, "Shuffled iterative decoding," IEEE Trans. Commun., Vol. 53, no. 2, pp. 209-213, Feb. 2005.
M. M. Mansour, "A turbo-decoding message-passing algorithm for sparse parity-check matrix codes," IEEE Trans. Signal Processing, Vol. 54, no. 11, pp. 4376-4392, Nov. 2006.
A. J. Blanksby, and C. J. Howland, "A 690-mW 1-Gb/s 1024-b, rate-1/2 low-density parity-check code decoder," IEEE J. Solid-State Circuits, Vol. 37, no. 3, pp. 404-412, Mar. 2002.
A. Darabiha, A. C. Carusone, and F. R. Kschischang, "A 3.3-Gbps bit-serial block-interlaced min-sum LDPC decoder in 0.13-um CMOS," in Proc. IEEE CICC, pp. 459-462, San Jose, USA, Sep. 2007.
A. Darabiha, A. C. Carusone, and F. R. Kschischang, "Block-interlaced LDPC decoders with reduced interconnect complexity," IEEE Trans. Circuits Syst. II: Express Briefs, Vol. 55, no. 1, pp. 74-78, Jan. 2008.
J. Lee, and H. Ryu, "A 1-Gb/s flexible LDPC decoder supporting multiple code rates and block lengths," IEEE Trans. Consumer Electron., Vol. 54, no. 2, pp. 417-424, May. 2008.
M. M. Mansour, and N. R. Shanbhag, "A 640-Mb/s 2048-bit programmable LDPC decoder chip," IEEE J. Solid-State Circuits, Vol. 41, no. 3, pp. 634-698, Mar. 2006.
N. Chen, Y. Dai, and Z. Yan, "Partly parallel overlapped sum-product decoder architectures for quasi-cyclic LDPC codes," in Proc. IEEE SIPS, pp. 220-225, Benff, Canada, Oct. 2006.
B. Xiang, D. Bao, S. Huang, and X. Zeng, "An 847-955 Mb/s 342-397 mW Dual-Path Fully-Overlapped QC-LDPC Decoder for WiMAX System in 0.13 um CMOS," IEEE J. Solid-State Circuits, Vol. 46, no. 6, pp. 1416-1432, Jun. 2011.
K. Shin, and H. Kim, "A Multi-mode LDPC Decoder for IEEE 802.16e Mobile WiMAX," Journal of Semiconductor Technology and Science, Vol. 12, no. 1. pp. 24-33, Mar. 2012.
Y. Na, and K. Shin, "Multi-mode layered LDPC decoder for IEEE 802.11n," J. IEEK, vol. 48-SD, no. 11, pp. 18-26, Nov. 2011.
J. M. Rabaey, A. Chandrakasan, and B. Nikolic, Digital Integrated Circuits: A Design Perspective, Prentice Hall, pp. 125-129, 594-597, 2003.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.