선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 8 GHz에서 동작하는 저항 궤환 및 직렬 RLC 입력 정합을 병합하여 설계한 LNA를 제안하였다. 제안하는 LNA는 출력에 공진기를 쓰지 않고도 넓은 입력 정합과 함께 높은 전압 이득, 개선된 선형성을 보여준다.
제안 방법
- 그리고 전압 이득의 대역 특성을 확장하기 위하여, 참고문헌 [1]에서 취한 구조에서 Drain의 공진 회로 부하 중 CD를 제거함으로써, 제거한 공진 커패시터 CD로 인한 낮은 주파수에서의 Pole을 생성하지 않고 더 높은 3 dB 주파수를 생성하도록 하였다. 그리하여 S21의 주파수 특성을 확장하여 상대적으로 광대역 특성이 되도록 설계하였다.
- 로 인한 낮은 주파수에서의 Pole을 생성하지 않고 더 높은 3 dB 주파수를 생성하도록 하였다. 그리하여 S21의 주파수 특성을 확장하여 상대적으로 광대역 특성이 되도록 설계하였다. 사용한 Cascode 구조는 높은 이득과 높은 출력 저항으로 인덕터 LD와 함께 유동적으로 설계가 가능하도록 하였다.
- 본 논문에서 제안하는 LNA는 기존의 회로들이 가지고 있는 장점들을 적극 활용하여 직렬 RLC 입력 정합회로와 저항 궤환 회로를 병합하는 구조를 선택하였다. 그림 1은 높은 전압 이득, 낮은 잡음지수, 높은 선형성과 넓은 대역폭을 위해 구현된 Inductive degeneration과 저항 궤환 회로가 적용된 LNA의 구조를 보여준다[1].
- 본 논문에서는 높은 전압 이득을 위하여 저항 궤환 회로와 함께 직병렬 RLC 입력 정합회로를 병합하여 LNA를 설계하였다. Section Ⅱ에서는 제안하는 LNA에 사용된 입력 정합에 관한 설명과 함께 본 회로를 0.
- 여기서 제안한 방법 즉, Zser=50을 사용하면 (gm 및 Cgs는 고정) 결정하여야 할 LD, LG 및 RF의 3 가지 변수가 있고, 주어진 식은 2개(실수부=50, 허수부=0)이므로 1개의 선택자유도를 가지게 된다. 본 회로에서는 LG를 상대적으로 큰 값을 선택하였고, 나머지 LD 및 RF에 대하여 정합 문제를 풀어서 설계하였다.
- 그리하여 S21의 주파수 특성을 확장하여 상대적으로 광대역 특성이 되도록 설계하였다. 사용한 Cascode 구조는 높은 이득과 높은 출력 저항으로 인덕터 LD와 함께 유동적으로 설계가 가능하도록 하였다.
- 그리고 입력 임피던스가 증가하거나 Gm이 증가하면 입력 잡음 전류를 낮추기 때문에, Gate 인덕터 LG가 증가할수록 입력 잡음 전류는 낮아진다. 이를 이용하여 본 회로에서는 LG를 최대한 크게 선택하여 입력 잡음 전류를 낮추도록 설계하였다.
- 최종적으로 구한 임피던스 Zser을 사용하여 입력 정합을 구현할 수 있으며, Rser을 Source 임피던스 Rs(주로 50Ω)에 정합시킨 후, Cser과 공진시킬 수 있는 Lser 인덕터 값을 선정하여 인덕터 LD와 LG를 구한다.
대상 데이터
- 본 회로에서 사용된 인덕터 LG는 전술한 대로 상대적으로 그 값이 큰 2.75 nH, LD는 701 pH를 사용하였고, 궤환 회로의 RF는 10 KΩ, Cf는 1.8 pF를 사용하였다.
성능/효과
- 5 dBm임을 확인할 수 있다. OIP3 값이 P1 dB보다 약 9.6 dB 높다는 점과 IIP3 값은 OIP3의 값보다 Gain만큼 작다는 것을 감안하면 위 P1 dB 결과로부터 IIP3가 약 1.6 dBm의 값을 갖는다는 것을 알 수 있다.
- 시뮬레이션 환경은 동일하게 on-chip 인덕터와 기생 저항 및 커패시터 값이 적용된 Post-layout simulation 결과이다. 동작 주파수에서 시뮬레이션 결과, NF는 5.1 dB, NFmin은 3.3 dB이며, 측정 결과 6.2～9.7 GHz에서 5.5 dB부터 7.5 dB 값을 갖는다.
- 본 논문이 제시하는 회로는 기존에 Mn1의 Source에 주로 사용하였던 인덕터를 제거함으로써 칩의 크기를 줄일 수 있는 장점을 살림과 동시에 입력 정합 구현에 있어 LG값을 좀 더 자유롭게 큰 값을 선택할 수 있다는 장점이 있다. 본 회로에서 사용된 인덕터 LG는 전술한 대로 상대적으로 그 값이 큰 2.
- 본 회로의 경우 광대역 정합을 위하여 품질계수를 5.37 정도로 하여 많이 낮추었고, Lser과 Cser을 중심 주파수가 8 GHz가 되도록 적당히 선택하면 Rser 는 약 52.48 Ω으로 입력 정합을 달성할 수 있다.
- 그림 4는 S-parameter 시뮬레이션 결과 및 측정값이다. 시뮬레이션 결과, 동작 주파수에서 입력 반사계수 S11은 -21 dB, -10 dB 대역폭은 약 3 GHz이고, S22는 -10 dB 대역폭이 좀 더 넓은 약 3.3 GHz를 갖는다.
- 그림 7은 측정한 P1 dB의 그래프이다. 이상적인 선형적인 선과 비교하였을 때 1 dB 차이가 나는 지점은 약 +0.5 dBm임을 확인할 수 있다. OIP3 값이 P1 dB보다 약 9.
- 전체 회로가 on-chip으로 구현된 회로는 결론적으로 대역폭 3.5 GHz, 최대 8.5 dB의 전압 이득 S21과 3 GHz의 대역폭을 갖는 S11, 5.5 dB의 잡음지수 NF와 1.6 dBm의 IIP3 값을 갖는다.
- 본 논문에서는 8 GHz에서 동작하는 저항 궤환 및 직렬 RLC 입력 정합을 병합하여 설계한 LNA를 제안하였다. 제안하는 LNA는 출력에 공진기를 쓰지 않고도 넓은 입력 정합과 함께 높은 전압 이득, 개선된 선형성을 보여준다.
- 측정 결과, 전압 이득 S21은 8.2 GHz에서 최대 전압이득 8.5 dB를 보이며, -3 dB 대역폭은 약 3.5 GHz(6.2 GHz부터 9.7 GHz)이다. S21의 -3 dB 대역폭 내에서 S11과 S22는 모두 -7 dB 이하의 성능을 보여준다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.