최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.18 no.1, 2014년, pp.129 - 134
정연호 (Department of Electronic Engineering, Kumoh National Institute of Technology) , 장영찬 (Department of Electronic Engineering, Kumoh National Institute of Technology)
This paper presents a 10-bit 10-MS/s asynchronous successive approximation register (SAR) analog-to-digital converter (ADC) which consists of a digital-to-analog converter (DAC), a SAR logic, and a comparator. The designed asynchronous SAR ADC with a rail-to-rail input range uses a binary weighted D...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
비동기 축차근사형 ADC가 통신 및 비디오 응용 분야에 적용가능한 이유는 무엇인가? | 또한 외부 클록한 주기에 리셋, 샘플, 그리고 N 번의 데이터 변환 과정이 모두 진행된다. 그러므로 외부 클록의 속도와 샘플링 속도가 동일하게 되어 샘플링 속도를 향상시킬 수 있고, 외부 클록의 공급에 있어 부담을 완화시키고 전력소모를 줄일 수 있다[6]. 이에 따라 비동기 축차근사형 ADC는 수십 MHz의 샘플링 속도를 갖는 파이프라인 ADC의 영역이었던 통신 및 비디오 응용 분야에 적용하게 되었다. | |
동기식 방식의 축차근사형 ADC은 어디서 이용되는가? | 최근 모바일 분야에서 SoC 구현에 있어 소면적 및 저전력의 요구가 높아짐에 따라 이에 적합한 축차근사형(SAR: successive approximation register) 아날로그디지털 변환기(ADC: analog-to-digital converter)가 주목받고 있다. 일반적으로 동기식 방식의 축차근사형 ADC는 낮은 샘플링 속도 때문에 바이오 응용 분야 혹은 센서 인터페이스 등에 주로 이용되었다. [1-4]하지만 최근에는 비동기 방식의 축차근사형 ADC가 연구되면서 샘플링 속도를 향상시킬 수 있게 되었다[5]. | |
비동기 축차근사형 ADC는 어떻게 작동되는가? | 이에 따라 샘플링 주파수의 N 배 이상의 높은 클록 주파수가 요구되어 시스템에서 전력소모를 증가시키고 클록 공급에 제한을 발생시킬 수 있다. 이에 반해 비동기 방식의 축차근사형 ADC는 외부 클록에 의해 내부 클록을 생성하고그 내부 클록으로 ADC를 동작시킨다. 또한 외부 클록한 주기에 리셋, 샘플, 그리고 N 번의 데이터 변환 과정이 모두 진행된다. 그러므로 외부 클록의 속도와 샘플링 속도가 동일하게 되어 샘플링 속도를 향상시킬 수 있고, 외부 클록의 공급에 있어 부담을 완화시키고 전력소모를 줄일 수 있다[6]. |
N. Verma, A. P. Chandrakasan, "An ultra low energy 12-bit rate-resolution scalable SAR ADC for wireless sensor nodes," IEEE J. Solid-State Circuits, vol.42, no.42, pp.1196-1205, Jun. 2007.
H.-C. Hong, G.-M. Lee, "A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive Approximation ADC," IEEE J. Solid-State Circuits, vol. 42, no. 10, pp. 2161-2168, Oct. 2007.
J.-H. Eo, S.-H. Kim, and Y.-C. Jang, "A 1V 200 kS/s 10-bit Successive Approximation ADC for a Sensor Interface," IEICE transaction on Electronics, vol. E94-C, no. 11, pp. 1798-1801, Nov., 2011.
S. H. Cho, C. K. Lee and J. K. Kwon, "A 550-uW 10-b 40-MS/s SAR ADC With Multistep Addition-Only Digital Error Corrections," IEEE J. Solid-State Circuits, vol. 46, no. 8, pp.1881-1892, Aug. 2011.
S. W. M. Chen and R. W. Brodersen, "A 6b 600MS/s 5.3m W Asynchronous ADC in 0.13- ${\mu}m$ CMOS," IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2669-2680, Dec. 2006.
S. K. Lee, S. J. Park, and Y. Suh, "A 1.3uW 0.6V 8.7-ENOB Successive Approximation ADC in a 0.18 ${\mu}m$ CMOS," IEEE VLSI Circuit Symp, Kyoto, pp. 242-243, Jun. 2009.
M. Hotta, A. Hayakawa, and N. Zhao, "SAR ADC Architecture with Digital Error Correction" IEEJ International Analog VLSI Workshop, Hangzhou, Nov. 2006.
F. Kuttner, "1.2V 10b 20MSample/s Non-Binary Successive Approximation ADC in 0.13 ${\mu}m$ CMOS" IEEE ISSCC Dig. Tech. Papers, San Francisco, CA, pp. 176-177, Feb. 2002.
H. W. Chen, Y. H. Liu, and Y. H. Lin, "A 3mW 12b 10MS/s sub-range SAR ADC," IEEE ASSCC, Taipei, pp. 153-156, Nov. 2009.
P. Harpe, C. Zhou, and X. Wang, "A 30fJ/Conversion-Step 8b 0-to-10MS/s Asynchronous SAR ADC in 90nm CMOS," IEEE ISSCC Dig. Tech. Papers, San Francisco, CA, pp. 388-389, Feb. 2010.
S. P. Nam, Y. M. Kim and D. H. Hwang, "A 10b 1MS/s -to-10MS/s 0.11um CMOS SAR ADC for analog TV applications," IEEE ISOCC, pp. 124-127, Nov. 2012.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.