선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 그림 7에 나타낸 것과 같이 Normally-off형 GaN FET는 Gate-Source간 Diode와 같은 특성을 나타내기 때문에 기존 MOSFET이나 IGBT 절연 게이트용 드라이브 회로를 그대로 적용할 수는 없다. 따라서 기존의 드라이브 회로를 시험해 보았다. 부(負)전원을 사용하지 않고 실제 기기 동작을 시험 했지만 기동 시나 고부하 시에도 오동작은 발생하지 않았다.
- 또 GaN 인버터를 제작하여 IGBT 인버터 효율을 개선 가능함을 실제 증명하였다. 향후 특성 향상뿐만 아니라 신뢰성을 확보하여 GaN 디바이스 조기 실용화를 목표로 한다. GaN 디바이스가 널리 보급되어, 지구 환경 보전의 일조 됨을 바란다.
제안 방법
- Normally-off형 GaN FET와 GaN SBD를 약 6-pair로 사용하여 그림 13에 나타낸 모터 구동용 3상 Inverter 회로(이하, GaN Inverter)를 구성하였다. 그림 7에 나타낸 것과 같이 Normally-off형 GaN FET는 Gate-Source간 Diode와 같은 특성을 나타내기 때문에 기존 MOSFET이나 IGBT 절연 게이트용 드라이브 회로를 그대로 적용할 수는 없다.
- 나중에 서술할 인버터회로 응용을 고려하여 회생 동작이 가능하게 되도록 Normally-off형 GaN FET와 GaN SBD를 병렬로 접속한 Device(이하, GaN FET+SBD) 특성을 Si Device와 비교하였다. 평가로 사용한 Si Device 는 통상형 MOS FET과 IGBT+FRD로, 정격은 각각, 600V/20A, 600V/15A이다.
- 그러나, 이방법으로는 문턱전압을 약 0V 정도 밖에 할 수 없고, 더욱 온(On)상태의 2DEG 농도도 저하하기 때문에 온저항 (RON)증가 또는 Drain 전류 저하를 초래한다. 따라서, AlGaN층 Al조성은 기존과 같게 하고, Recess Gate 구조 채용에 따라 AlGaN층을 박층(얇은 층)화하는 영역을 최소한으로 하여 온저항(RON)증가를 최대한 계속 억제하여 문턱 전압 이동을 시험해 보았다. 또한 완전한 Normally-off 특성을 얻을 수 없기 때문에 p형 특성을 나타낸 자료를 Gate구조에 넣음으로 한 층 문턱 전압 정전압 측으로 이동을 계획하였다.
- 따라서, AlGaN층 Al조성은 기존과 같게 하고, Recess Gate 구조 채용에 따라 AlGaN층을 박층(얇은 층)화하는 영역을 최소한으로 하여 온저항(RON)증가를 최대한 계속 억제하여 문턱 전압 이동을 시험해 보았다. 또한 완전한 Normally-off 특성을 얻을 수 없기 때문에 p형 특성을 나타낸 자료를 Gate구조에 넣음으로 한 층 문턱 전압 정전압 측으로 이동을 계획하였다.
- GaN 디바이스를 사용함으로 디바이스 패키지의 소형화뿐만 아니라, 스너버 회로 등의 노이즈 제어 회로 삭감, 방열 부품 소형화 또는 고스위칭 주파수화에 따른 수동 부품 소형화 등에 따라 전원 장치 소형화를 기대할 수 있다. 또한, Recess 구조와 NiOx Gate 채용으로, GaN FET Normally-off화를 실현하였다. 시험 제작한 디바이스는 파괴 전압 800V이상, 온(On)저항 72mΩ 특성을 나타내었다.
- 그림 4는 GaN Cascode FET에 이용한 저내압 Si-MOS FET는 표 1의 Si-MOS FET을 이용하여 GaN Cascode FET의 용량 특성을 나타내었다. 비교를 위해 GaN-FET 홑원소 물질의 용량 특성을 같이 표현하였다. 입력 용량 Ciss는 GaN-FET 홑원소 물질의 Ciss와는 무관하게 저내압 Si-MOS FET의 Ciss로 정해진다.
- 스위칭속도(Switching Speed) 지표인 게이트 충전(Gate Charge) 특성을 GaN FET+SBD와 MOS FET으로 평가하였다. 그림 12에, 그 평가 결과와 그림 10에서 구한 온저항(RON)을 합쳐 나타내었다.
- 을 나타내었다. 온저항 (RON)은 전압 Vds(off)가 인가된 Off상태에서 On상태로 Switching한 직후(10us후) 측정하였다. 전류 Collapse가 일어나기 전 온저항(RON)은 72mΩ으로, Collapse 시 온저항(RON)은 1.
- 당사의 경우 비용 절감화를 기대 가능한 Si 기판 상의 GaN 두꺼운 막의 결정 성장 기술을 배양하여, 내압 600V, 온저항(RON)을 Si 대비 1/50 이하를 목표로 GaN FET를 개발해 왔다[2, 3]. 이 개발된 GaN FET는 문턱전압이 약 -4V Normally-on형으로써 회로 적용 시 부(負)전원에 사용하거나 저내압 Si MOS FET과 조합시킨 GaN Cascode FET을 구성할 필요가 있었다. GaN Cascode FET을 이용하는 것으로도 전원회로 고효율화 및 고주파화에 탁월하지만, 저내압 Si MOSFET 접속에 따른 온저항(RON)이 증가하고 실장 시에 복잡하여 지는 단점이 있다[4, 5].
- GaN FET의 홑원소 물질(Simple substance)에서 Normally-off 동작 실현이 강하게 요구된다. 이번, Recess Gate 구조와 NiOx(산화 nickel) Gate 전극을 조합시킨 GaN FET을 시험 제작하여, Device의 홑원소 물질에서 Normally-off 동작을 실현하였다. 이 Normall-off형 GaN FET과 GaN SBD를 Inverter에 탑재한 결과, 기존의 Si Device와 비교하여, 고효율 특성을 얻을 수 있음을 확인하였다.
대상 데이터
- 5인치 Si기판 상에 Buffer층, GaN층, AlGaN층을 순차적으로 적층한 Epitaxial Wafer 상에 Device를 제작하였다. 그림 5는 Normally-off형 GaN FET 단면 구조를 나타내었다.
- 문턱 전압의 이동 모습을 Gate 단면 구조와 함께 그림 2에 나타내었다. Gate 전극 p형 재료에는 금속 산화물 반도체인 NiOx를 적용하였다. Recess형성 또는 NiOx 적용만으로는 완전한 Normally-off 특성을 얻을 수 없고 양쪽 모두를 조합해야 Normally-off 특성을 얻을 수 있음을 알 수 있다.
- 대전류 동작을 위해 Gate 폭이 157mm, Chip Size가 1.77mm×4.35mm인 대형 Device를 제작하였다.
- 시험 제작한 디바이스는 파괴 전압 800V이상, 온(On)저항 72mΩ 특성을 나타내었다.
- 가로형 구조의 경우 AlGaN/GaN에 Hetero 구조의 큰 분극 현상으로 생기는 고농도의 2차원 전자가스층이 이용 가능하기 때문에 낮은 온저항(RON)를 갖는 전력디바이스의 제작이 가능해 진다. 이러한 2차원 전자가스층을 Channel층으로 이용한 가로형 AlGaN/GaN SBD, FET(이하, GaNSBD, GaN-FET)를 시험 제작하였다. 모두 GaN계 성장층을 5um이상으로 막을 두껍게 함으로, 600V이상의 고내압을 얻고 있다.
- 나중에 서술할 인버터회로 응용을 고려하여 회생 동작이 가능하게 되도록 Normally-off형 GaN FET와 GaN SBD를 병렬로 접속한 Device(이하, GaN FET+SBD) 특성을 Si Device와 비교하였다. 평가로 사용한 Si Device 는 통상형 MOS FET과 IGBT+FRD로, 정격은 각각, 600V/20A, 600V/15A이다.
성능/효과
- 제작한 Device 특성을 기존 Schottky Gate전극을 이용한 Normally-on형 GaN FET와 비교하여 그림 6의 전달 특성을 나타내었다. Ids가 1mA 시에 Vgs는+0.75V이며, 대 전류 동작 GaN FET에서도 양호한 Normally-off동작을 확인할 수 있었다. 또한, 최대 동작 전류는 20A이상으로, Normally-off화에 따른 큰 전류 감소는 보이지 않았다.
- Gate 전극 p형 재료에는 금속 산화물 반도체인 NiOx를 적용하였다. Recess형성 또는 NiOx 적용만으로는 완전한 Normally-off 특성을 얻을 수 없고 양쪽 모두를 조합해야 Normally-off 특성을 얻을 수 있음을 알 수 있다. 이 결과, 문턱 전압으로 약 +1.
- 이것은 NiOx막이 Normally-off 화 뿐만 아니라 누설전류의 저감에도 효과가 있음을 나타내고 있다. 그 결과 FET 전체의 누설전류를 정하는 것은 Normally-on형 GaN FET에서는 Schottky Gate전극을 끼운 누설전류인 것에 반해, Normally-off형 GaN FET에서는 GaN계 성장층 또는 Si기판을 끼운 Drain-Source간의 누설전류가 된다.
- 또한 기존의 Si Device와 특성 비교에서 GaN 디바이스 우위성을 명확히 하였다. 또 GaN 인버터를 제작하여 IGBT 인버터 효율을 개선 가능함을 실제 증명하였다. 향후 특성 향상뿐만 아니라 신뢰성을 확보하여 GaN 디바이스 조기 실용화를 목표로 한다.
- 시험 제작한 디바이스는 파괴 전압 800V이상, 온(On)저항 72mΩ 특성을 나타내었다. 또한 기존의 Si Device와 특성 비교에서 GaN 디바이스 우위성을 명확히 하였다. 또 GaN 인버터를 제작하여 IGBT 인버터 효율을 개선 가능함을 실제 증명하였다.
- 소수 캐리어 축적 효과가 없는 GaN FET+SBD가 가장 낮은 Recovery 특성을 나타내었다. 본 특성은 Hard Switching 방식인 Inverter회로에서 가장 바람직하다. MOS FET(내장 Diode)는 그림 10에서 나타낸 것과 같이 가장 낮은 Vf이지만, 그림 10에 나타낸 것과 같이 매우 큰 Recovery 전류가 흐르기 때문에, Inverter 용도로서는 사용 방법이 한정된다.
- 이번, Recess Gate 구조와 NiOx(산화 nickel) Gate 전극을 조합시킨 GaN FET을 시험 제작하여, Device의 홑원소 물질에서 Normally-off 동작을 실현하였다. 이 Normall-off형 GaN FET과 GaN SBD를 Inverter에 탑재한 결과, 기존의 Si Device와 비교하여, 고효율 특성을 얻을 수 있음을 확인하였다.
- 7배까지 되어 있다. 이로 인해, Normally-off형 GaN FET에서도 Normally-on형 GaN FET와 거의 동등 Level까지 전류 Collapse 현상을 억제할 수 있음을 확인할 수 있었다.
- 귀환 용량 Crss는 수준 1과 같은 저 RON이며, 대용량 Si-MOS FET을 사용한 경우를 제외하고 GaN-FET 홑원소 물질보다 낮은 값을 나타낸다. 이상으로, 용량(고속성) 혹은 온저항(RON) 저감 중 어느 쪽을 우선으로 하는 가에 따라서 적절한 저내압 SiMOS FET 선택이 필요하다는 것을 알 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.