선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 미래형 반도체로 평가 받는 와이드 밴드 갭 소자 GaN FET을 이용하여 Power System을 설계하고, 성능을 선행적으로 모의 평가하였다. 먼저 GaN FET 데이터 시트에 제공된 제한적 정보로부터 스위칭 손실 및 발열량 계산이 가능하도록 과도상태 파라미터를 추출하는 방법을 이론적으로 제시하고, GaN Power System을 모의할 수 있는 시뮬레이션 플랫폼 구축을 통하여 성능을 비교 하였다.
제안 방법
- GaN FET Power System을 구성하고 대표성을 갖는 성능평가를 위하여 일반적인 사양의 컨버터를 설계한다. 출력전압은 다양한 디지털 부하 구동에 적합한 14 V로 정하고 각각의 스위치는 위상천이 방식으로 영전압 스위칭 하도록 전체 회로를 그림 5와 같이 구성하였다.
- 각 부의 손실 (스위치, 정류기, 인덕터, 변압기 등)과 전체 컨버터의 효율을 예측 할 수 있는 시뮬레이션 플랫폼을 P-sim9.0의 Thermal Module과 연산 블록을 사용하여 그림 6과 같이 구축하였다. 그림 6(a)의 파워부 회로는 진상 및 지상 스위치의 ZVS 동작을 포함하여 설계 사양의 위상천이 컨버터를 모의 하였으며 주요 파형은 그림 7과 같다.
- 고주파 운전이 용이한 GaN FET Power System의 최적 주파수를 찾기 위하여 각 소자의 효율 및 부피 그리고 동작주파수의 상관관계를 구하였다. 그림 10(a), (b)의 분석결과는 동작 주파수를 기준 주파수 100 kHz 에서부터 600 kHz까지 증가시킬 때 인덕터와 변압기의 효율과 부피관계를 보여준다.
- 다만, Si MOSFET의 Vgs,th 및 Vgs,max가 GaN FET와 비교하여 상대적으로 높기 때문에 합리적인 비교를 위하여 Si MOSFET의 게이트 전압 (Vg) 조건은 15 V로 상향 조정하고, 게이트 저항 (Rg)의 경우도 7.5Ω으로 높여서, 게이트 전류가 GaN FET과 동일하게 최대 2 A를 넘지 않도록 하였다.
- 동시에 반도체 소자의 손실을 세분화 하여 소자의 장단점을 분석적으로 표현해줄 수 있어야 한다. 따라서, 사용한 시뮬레이션 툴은 이러한 요구 조건과 기존 연구결과[11-13]를 반영하여 Psim으로 선정하였으며, 표 3의 파라미터를 반영하여 그림 3과 같이 eGaN FET (EPC2001)의 시뮬레이션 모델을 구현하였다. 또한, 동일한 방식으로 Si MOSFET (IPA180N10N3 G)을 모델링하여 대조군으로 하였다.
- 따라서, 사용한 시뮬레이션 툴은 이러한 요구 조건과 기존 연구결과[11-13]를 반영하여 Psim으로 선정하였으며, 표 3의 파라미터를 반영하여 그림 3과 같이 eGaN FET (EPC2001)의 시뮬레이션 모델을 구현하였다. 또한, 동일한 방식으로 Si MOSFET (IPA180N10N3 G)을 모델링하여 대조군으로 하였다. 해당 모델은 Thermal Module을 이용하여 손실 분석이 가능하고, 3-state-MOSFET을 이용하여 과도 특성을 검증할 수 있도록 구성하였다.
- 의 변화에 따른 기생커패시턴스의 변화를 두 단계로 단순화하였기 때문에 실제 실험결과와 오차가 발생할 수 있으나 실제 기생커패시턴스가 특이 전압에서 급격하게 변하는 것을 고려하면 근사적으로 타당한 과정이라 할 수 있다. 또한, 실제 실험결과와의 다소간의 오차가 상대적인 비교에 미치는 영향을 무시하기 위하여, 비교대상인 Si MOSFET (IPA180N10N3 G)의 경우도 동일한 방법과 유사한 조건으로 과도시간을 구하였다. 다만, Si MOSFET의 Vgs,th 및 Vgs,max가 GaN FET와 비교하여 상대적으로 높기 때문에 합리적인 비교를 위하여 Si MOSFET의 게이트 전압 (Vg) 조건은 15 V로 상향 조정하고, 게이트 저항 (Rg)의 경우도 7.
- 본 논문에서는 미래형 반도체로 평가 받는 와이드 밴드 갭 소자 GaN FET을 이용하여 Power System을 설계하고, 성능을 선행적으로 모의 평가하였다. 먼저 GaN FET 데이터 시트에 제공된 제한적 정보로부터 스위칭 손실 및 발열량 계산이 가능하도록 과도상태 파라미터를 추출하는 방법을 이론적으로 제시하고, GaN Power System을 모의할 수 있는 시뮬레이션 플랫폼 구축을 통하여 성능을 비교 하였다. GaN FET Power System은 낮은 도통손실과 더불어 고주파 운전에 용이하며, 본 논문의 분석 결과를 바탕으로 대상 시스템의 동작 주파수를 결정할 경우 기존 Si MOSFET Power System 대비 25% 가량 주요 소자의 손실을 줄이면서도 80% 가량의 부피 저감이라는 고효율 고전력 밀도 시스템의 구현이 가능하다.
- 또한, 동일한 방식으로 Si MOSFET (IPA180N10N3 G)을 모델링하여 대조군으로 하였다. 해당 모델은 Thermal Module을 이용하여 손실 분석이 가능하고, 3-state-MOSFET을 이용하여 과도 특성을 검증할 수 있도록 구성하였다. 이때, 두 반도체 소자에 대하여 게이트 구동회로나 PCB Layout 등의 외적조건은 가장 이상적인 조건으로 동일하게 통제하며, 이 과정에서 기생 인덕턴스의 영향은 무시하였다.
대상 데이터
- GaN FET Power System과 Si MOSFET Power System의 형평성 있는 비교를 위하여 반도체 소자를 제외한 모든 사양은 동일하게 통제 하며, 각각의 Power System에 적용할 소자로는 앞선 2장에서 분석한 EPC2001 (100 V, 25 A), IPA180N10N3 G (100 V, 28 A)를 사용하기로 한다. 최종으로 결정한 주요 전기적 파라미터 및 상세 사양은 표 4로 요약된다.
- 코일의 선경은 동손을 고려하여 전류밀도가 400~600 A/cm2 범위에 위치하는 표준 AWG 규격의 코일로 하였다. 또한, 변압기 코어는 TODA ISU 사 EE 코어로서 최대 전달 에너지와 창면적을 만족하는 최저 부피의 코어로 선정하였다.
- 그림 10(a), (b)의 분석결과는 동작 주파수를 기준 주파수 100 kHz 에서부터 600 kHz까지 증가시킬 때 인덕터와 변압기의 효율과 부피관계를 보여준다. 설계시 고려한 코어는 창성 사 분말자성 코어 중 High Flux 코어로서 동일한 코어 부피에서 권선 당 얻을 수 있는 인덕턴스의 최대값이 높은 재질로 선정하였다. 코어의 크기는 최대 부하를 기준으로 DC Bias 현상으로 인한 L값의 저하현상을 고려한 최종값이 설계수치가 되도록 하며, 인덕터에 인가 되는 최대 에너지를 감당하는 가장 부피가 작은 코어로 선정하였다.
- 반면에 손실은 코어사이즈의 감소와 동작 주파수의 증가라는 상반요소에 의하여 굴곡이 있는 증가함수로 나타난다. 커패시터의 경우 Samyoung 사의 BXA Series를 기준하여 부피를 반영하였다. 출력 커패시터의 전기적 사양(커패시턴스)은 동작 주파수의 증가에 따라 감소하며, 내압정격이 동일한 경우 부피도 함께 감소하게 된다.
- 코어의 크기는 최대 부하를 기준으로 DC Bias 현상으로 인한 L값의 저하현상을 고려한 최종값이 설계수치가 되도록 하며, 인덕터에 인가 되는 최대 에너지를 감당하는 가장 부피가 작은 코어로 선정하였다. 코일의 선경은 동손을 고려하여 전류밀도가 400~600 A/cm2 범위에 위치하는 표준 AWG 규격의 코일로 하였다. 또한, 변압기 코어는 TODA ISU 사 EE 코어로서 최대 전달 에너지와 창면적을 만족하는 최저 부피의 코어로 선정하였다.
성능/효과
- 먼저 GaN FET 데이터 시트에 제공된 제한적 정보로부터 스위칭 손실 및 발열량 계산이 가능하도록 과도상태 파라미터를 추출하는 방법을 이론적으로 제시하고, GaN Power System을 모의할 수 있는 시뮬레이션 플랫폼 구축을 통하여 성능을 비교 하였다. GaN FET Power System은 낮은 도통손실과 더불어 고주파 운전에 용이하며, 본 논문의 분석 결과를 바탕으로 대상 시스템의 동작 주파수를 결정할 경우 기존 Si MOSFET Power System 대비 25% 가량 주요 소자의 손실을 줄이면서도 80% 가량의 부피 저감이라는 고효율 고전력 밀도 시스템의 구현이 가능하다.
- 그림 4(a)은 두 소자에서 발생할 수 있는 손실을 세분화 하여 비교하였다. 도통손실은 eGaN FET의 낮은 RDS(ON)의 영향으로 기존 발생 손실의 72% 가 감소하고, 턴-온/오프 스위칭 손실은 빠른스위칭 속도로 인하여 각각 기존 발생 손실의 55%, 75%가 감소하였음을 확인할 수 있다. 특히, ZVS Turn-on 하는 공진형 컨버터의 경우 Turn-on 손실을 무시할 수 있기 때문에 기존 Si MOSFET 소자를 eGaN FET로 대체할 경우 기존 발생 손실의 75% 가량이 저감될 것으로 기대된다.
- GaN FET Power System의 동작 주파수가 일정 이상 증가할 경우 부피는 포화되는 반면 손실은 계속 증가하므로 동작 주파수에 따른 손익이 존재한다. 본 논문의 조건에서는 350 kHz 이상으로 동작시킬 경우에는 주요소자의 부피의 감소율이 매우 떨어지므로, 350 kHz로 동작시킬 때 가장 효율적인 설계라고 할 수 있다. 이렇게 설계된 GaN FET Power System은 기존 Si MOSFET Power System과 비교하여 주요소자의 손실을 25% 저감하면서도, 주요소자의 부피를 기존대비 80% 가량 줄일 수 있다.
- 5% 가량의 효율향상을 보였다. 이때, 2차측 정류부를 각각의 반도체 소자를 사용하여 동기정류 할 경우에는 GaN FET Power System의 최대효율은 95.18% 로 93.47%의 효율을 갖는 Si MOSFET Power System과 비교하여 2% 가량의 두드러진 효율 향상을 보였다. 또한, 그림 9(b)의 세부 손실 그래프를 통하여 GaN FET의 경우 GaN FET의 경우 도통손실과 더불어 스위칭 손실이 기존 대비 큰 비율로 감소하며, 고주파수 운전에 용이함을 알 수 있다.
- 본 논문의 조건에서는 350 kHz 이상으로 동작시킬 경우에는 주요소자의 부피의 감소율이 매우 떨어지므로, 350 kHz로 동작시킬 때 가장 효율적인 설계라고 할 수 있다. 이렇게 설계된 GaN FET Power System은 기존 Si MOSFET Power System과 비교하여 주요소자의 손실을 25% 저감하면서도, 주요소자의 부피를 기존대비 80% 가량 줄일 수 있다.
후속연구
- 본 연구에 적합한 시뮬레이션 툴은 다양한 소자의 특성을 모사하여 상호간의 비교평가에 유리하며, 궁극적으로는 Power System간의 비교를 목적으로 개별소자의 관점뿐 아니라 전력변환장치의 관점에서 다양한 제어 전략과 토폴로지로의 적용이 자유로워야 한다. 동시에 반도체 소자의 손실을 세분화 하여 소자의 장단점을 분석적으로 표현해줄 수 있어야 한다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.