최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.19 no.1, 2015년, pp.163 - 168
정학기 (Department of Electronic Engineering, Kunsan National University)
This paper analyzed the deviation of tunneling current for bottom gate voltage of sub-10 nm asymmetric double gate MOSFET. The asymmetric double gate MOSFET among multi gate MOSFET developed to reduce the short channel effects has the advantage to increase the facts to be able to control the channel...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
트랜지스터의 크기를 감소시키는 것이 큰 화두인 이유는? | 트랜지스터의 크기를 감소시키기 위한 노력은 반도체 산업에서 가장 큰 화두가 되고 있다. 이는 비단 수율향상에 의한 생산성 향상 및 원가 절감의 장점뿐만이 아니라 최근 스마트폰, 테블릿 PC 및 웨어러블(wearable) 기기에서 강조되는 휴대성 향상에 큰 영향을 미치기 때문이다. 최근 삼성전자에서는 20 nm급 공정을 이용하여 6 Gbit DRAM을 양산한다고 발표하였다. | |
이중게이트 MOSFET의 구조는? | 이러한 노력의 일환으로 연구되고 있는 소자가 이중게이트 MOSFET이다[1,2]. 이중게이트 MOSFET는 상단과 하단에 게이트를 제작하여 채널 내의 전자흐름을 효율적으로 제어하기 위한 구조로 제작되고 있으며 나아가 FinFET나 원통형 구조의 다중게이트 MOSFET로 발전하고 있다[3,4]. 이중게이트 MOSFET는 대칭형과 비대칭형으로 구분되며 주로 대칭형에 대한 연구가 진행되고 있으므로 본 연구에서는 비대칭형 이중게이트 MOSFET에 대하여 고찰할 것이다. | |
비대칭 이중게이트 MOSFET의 장점은? | 이중게이트 MOSFET는 대칭형과 비대칭형으로 구분되며 주로 대칭형에 대한 연구가 진행되고 있으므로 본 연구에서는 비대칭형 이중게이트 MOSFET에 대하여 고찰할 것이다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트구조를 다르게 제작할 수 있어 전류제어 능력을 향상시킬 수 있는 요소가 증가할 수 있다. 이중게이트 구조의 목적은 트랜지스터의 소형화에 있다. |
S.Neha and M.Santanu, "A Short-Channel Commom Double-Gate MOSFET Model Adapted to Gate Oxide Thickness Asymmetry," IEEE Trans. on Electron Devices, vol.61, no.8, pp.2732-2737, 2014.
C.Ferney, J.David, G.R.Francisco, G.Andres and S.Jordi, "Accurate Calculation of Gate Tunneling Current in Double-Gate and Single-Gate SOI MOSFET Through Gate Dielectric Stacks," IEEE Trans. on Electron Devices, vol.59, no.10, pp.2589-2596, 2012.
G.Brad and H.Soha, "Fin Shape Impact on FinFET Leakage With Application to Multithreshold and Ultralow-Leakage FinFET Design," IEEE Trans. on Electron Devices, vol.61, no.8, pp.2738-2744, 2014.
C.Li, Y.Zhuang, G.Jin and R.Han, "Subthreshold behavior models for short-channel Junctionless Tri-material Cylindrical Surrounding-Gate MOSFET," Microelectronics Reliability, vol.54, no.6, pp.1274-1281, 2014.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011.
Hakkee Jung, "Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function," JKIICE, vol.17, no.11, pp.2621-2626. 2013.
M.Stadele,"Influence of source-drain tunneling on the subthreshold behavior of sub-10 nm double gate MOSFETs," in Proc. Eur. Solid-State Device Research Conf.(ESSDERC), Florence, Italy, pp.135-138, 2002.
H.K.Jung and O.S.Kwon,"Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, vol.6, no.1, pp.299-302, 2014.
H.K.Jung and D.Sima, "Analysis of Subthreshold Carrier Transport for Ultimate DGMOSFET," IEEE Trans. on Electron Devices, vol.53, no.4, pp.685-691, 2006.
해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.