최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.19 no.11, 2015년, pp.2643 - 2648
정학기 (Department of Electronic Engineering, Kunsan National University)
This paper analyzes the phenomenon of drain induced barrier lowering(DIBL) for doping profiles in channel of asymmetric double gate(DG) MOSFET. The DIBL, the important short channel effect, is described as lowering of source barrier height by drain voltage. The analytical potential distribution is d...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
다중게이트 MOSFET소자는 어떤 기술인가? | 다중게이트 MOSFET소자는 채널 주변에 채널 내 전하흐름을 제어할 수 있는 게이트 단자를 2개 이상 제작하는 기술로서 FinFET[4], 이중게이트(Double Gate; DG) MOSFET 등 다양한 형태로 발전, 개발되고 있다. 그 중에서 DGMOSFET는 구조가 간단하고 이론적 해석이 용이하므로 많은 연구가 진행 중에 있다. | |
DIBL 현상은 무엇인가? | 그러나 Ding 등의 모델과 달리 가우스분포함수를 전하분포로 이용하여 포아송방정식을 풀것이며 가우스 분포함수의 변수인 이온주입범위 및 분포편차에 따라 드레인유도장벽감소를 분석할 것이다. 드레인유도장벽 감소 현상은 단채널일 때 발생하는 현상으로써 채널이 짧기 때문 드레인전압이 소스 측 전위장벽에 영향을 미처 결국 장벽감소 현상을 발생시키며 이는 문턱전압 감소 현상으로 이어지는 현상이다. 즉, 드레인 전압이 증가하면 문턱전압이 감소하는 경향을 수치화한 값이 DIBL이다. | |
비대칭형 DGMOSFET의 장점은? | DGMOSFET는 크게 대칭형과 비대칭형으로 구분할 수 있다. 상단과 하단의 게이트 구조를 동일하게 제작하는 대칭형과 달리 비대칭형 DGMOSFET는 상단 및 하단의 게이트 구조를 달리 제작하여 상하단 게이트 산화막 두께 및 게이트 전압을 달리 인가할 수 있어 채널 내 전하를 제어할 수 있는 요소가 증가할 수 있는 장점을 가지고 있다. 본 연구에서는 비대칭 DGMOSFET의 단채널효과 중 드레인유도장벽감소(Drain Induced Barrier Lowering; DIBL) 현상에 대하여 채널크기 및 채널도핑농도 그리고 산화막 두께 변화 등을 파라미터로 분석하고자 한다. |
A.Esam, N.Keivan and S.Fazel, " A Novel Design Approach for Multi-input XOR Gate Using Multi-input Majority Function," Arabian J. for Science & Engineering, vol.39, no.11, pp.7923-7932, 2014.
S.C.Kim, H.K.Lee and J.H.Cho,"Analysis of low-dose radiation shield effectiveness of nulti-gate polymetric sheets," Radiation Effects and Defects in Solids, vol.169, no.9, pp.584-591, 2014.
J.Conde, I.Mejia, F.S.Aguirre-Tostado, C.Young and M.Quevedo-Lopez, "Design considerations for II-VI multi-gate transistors: the case of cadmium sulfide," Semiconductors Science & Technology, vol.29, no.4, pp.045006-045011, 2014.
S.Khandelwal, J.P.Duarte, Y.S.Chauhan and C.Hu, "Modeling 20-nm Germanium FinFET With the Industry Standard FinFET Model," IEEE Electron Device letters, vol.35, no.7, pp.711-713, 2014.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011.
Hakkee Jung, :Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function, J. of KIICE, vol.17, no.11, pp.2621-2626. 2013.
Q.Chen, B.Agrawal and J.D.Meindl,"A Comprehensive Analytical Subthreshold Swing(S) Model for Double-Gate MOSFETs," IEEE Trans. on Electron Devices, vol.49, no.6, pp.1086-1090, 2002.
H.K.Jung and O.S.Kwon,"Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, vol.6, no.1, pp.299-302, 2014.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.