$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

최신 반도체 공정기술 원문보기

電子工學會誌 = The journal of Korea Institute of Electronics Engineers, v.42 no.1 = no.368, 2015년, pp.91 - 98  

김도영 (울산과학대학교)

초록이 없습니다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 최근의 스마트폰이나 모바일 컴퓨팅기술의 발전의 근간에는 실리콘 소자 제작기술이 밀접하게 연결되어 있음은 과언이 아니다. 본 투고에서는 최근의 실리콘 공정 제조기술을 몇가지 측면에서 살펴보도록 하겠다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
무어의 법칙이란 무엇인가? 반도체 공정기술은 발전은 유명한 무어의 법칙[1]으로 잘 알려져 있다. 1965년 페어차일드(Fairchild)의 연구원이던 고든 무어(Gordon Moore, 1929~)가 마이크로칩의 용량이 매년 2배가 될 것으로 예측하며 만든 법칙이다. 이 법칙은 1975년 24개월로 수정되었고, 그 이후 18개월로 바뀌었다.
3차원 패키징의 대표적인 기술은 무엇인가? 3차원 패키징의 대표적인 기술이 MCP (Multi Chip Package), PoP (Package on Package), TSV (Through Silicon Via, 관통전극 기술)로 알려져 있다. MCP기술은 서로 다른 기능을 가진 2개 이상의 칩을 하나로 합쳐 패키징하는 방식으로, 부품실장 면적을 줄여 공간을 절약할 수 있는 특징이 있으며 PoP기술은 하나의 패키지 위에 다른 기능을 하는 패키지를 적층하는 방식으로, 테스트가 완료된 패키지를 적층함으로써 수율을 높일 수 있는 장점이 있다.
원자층증착법의 장점은? 증착 공정은 단결정 박막을 형성하는 에피택시(epitaxy), 화학 기상증착(CVD), 분자빔에피택시(MBE), 금속유기물화학 기상증착(CVD) 그리고 원자층증착법(ALD)로 다양하게 분류된다. 여기에서 ALD는 미세하고 깊은 trench 내부에 절연층이나 금속을 균일하게 증착할 수 있는 장점 때문에 최근 ALD 장비의 투가가 급격하게 증가하고 있으며 다양한 기술들이 연구, 개발되고 있다.
질의응답 정보가 도움이 되었나요?

참고문헌 (17)

  1. G. E. Moore, Cramming more components onto integrated circuits, Proc. IEEE, 86, 82-85, 1998. 

    상세보기 crossref

  2. Wikipedia, http://en.wikipedia.org. 

  3. A. B. Sachid and H. Chenming, Denser and more stable SRAM using FinFETs with multiple fin heights, IEEE Trans. Electron Devices, 59, 2037-2041, 2012. 

    상세보기 crossref

  4. C. Yang-Kyu, K. Asano, N. Lindert, V. Subramanian, K. Tsu-Jae, J. Bokor, and H. Chenming, Ultra-thin body SOI MOSFET for deepsub-tenth micron era, Proc. 1999 Int. Electron Devices Meeting Technical Dig., IEDM'99, 919-921, 1999. 

  5. ASML homepage, http://www.asml.com. 

  6. J. Fung Chen, Tom Laidig, Kurt E. Wampler, and Roger Caldwell, Optical proximity correction for intermediate-pitch features using sub-resolution scattering bars, J. Vac. Sci. & Technol. B, 15, 2426-2433, 1997. 

  7. Kelin J. Kuhn, Martin D. Giles, David Becher, Pramod Kolar, Avner Kornfeld, Roza Kotlyar, Sean T. Ma, Atul Maheshwari, and Sivakumar Mudanai, Process Technology Variation, IEEE Trans. on Elec. Dev., 58, 2197-2208, 2011. 

    상세보기 crossref

  8. S. Miller, EUVL scanners operational at chipmamers, Semicon West, 2011. 

  9. SK hynix homepage, http://www.skhynix.com. 

  10. Cheol Seong Hwang, Atomic layer Deposition for Semiconductors, Springer, New York, 2014. 

  11. M. Verghese, J. W. Maes, N. Kobayashi, Atomic layer deposition goes mainstream in 22nm logic technologies, Solid State, Technology, 53, 2010. 

    상세보기

  12. Kazuhiko Endo, Yuki Ishikawa, Takashi Matsukawa, Yongxum Liu, Shin-ichi O'uchi, Kunihiro Sakamoto, Junichi Tsukada, Hiromi Yamauchi, Meishoku Masahara, Enhancement of FinFET performance using 25-nm-thin sidewall spacer grown by atomic layer deposition, Sol. State Elec., 74, 13-18, 2012. 

    상세보기 crossref

  13. Qi Xie, Shaoren Deng, Marc Schaekers, Dennis Lin, Matty Caymax, Annelies Delabie, Xin-Ping Qu, Yu-Long Jiang, Davy Deduytsche, and Christophe Detavernier, Germanium surface passivation and atomic layer deposition of high-k dielectrics-a tutorial review on Ge-based, MOS capacitors, Semicond. Sci. Technol., 27, 074012, 2012. 

    상세보기 crossref

  14. Houssa M, Conard T, Bellenger F, Mavrou G, Panayiotatos Y, Sotiropoulos A, Dimoulas A, Meuris M, Caymax M and Heyns M M, Electrical Properties of Atomic-Beam Deposited $Ge_{1-x}N_x$ / $HfO_2$ Gate Stacks on Ge, J. Electrochem. Soc., 153 G1112, 2006. 

    상세보기 crossref

  15. Bai W P, Lu N and Kwong D L, Si interlayer passivation on germanium MOS capacitors with high- ${\kappa}$ dielectric and metal gate IEEE Electron Device, Lett. 26, 378-380, 2005. 

    상세보기 crossref

  16. Lee C H, Nishimura T, Nagashio K, Kita K and Toriumi A, High-Electron-Mobility Ge/ $GeO_2$ n-MOSFETs With Two-Step Oxidation, IEEE Trans. Electron Devices 58, 2011. 

  17. Tech design forum, Triple patterning and self-aligned double patterning (SADP), http://www.techdesignforums.com. 

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로