[논문]클럭 게이팅 구동신호 기반 상위수준 전력모델의 전력 상태 수 감소

최호석; 이준환

doi:10.5573/ieie.2015.52.9.028

클럭 게이팅 구동신호 기반 상위수준 전력모델의 전력 상태 수 감소
Reduction of the Number of Power States for High-level Power Models based on Clock Gating Enable Signals 원문보기

Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.52 no.9, 2015년, pp.28 - 35

초록
AI-Helper

본 논문은 클럭 게이팅 구동신호를 이용한 전력 모델링 방법에서 회로에서 나타나지 않는 잉여 전력 상태를 확인함으로써 전력 상태 수를 줄이는 방법을 제안한다. 회로에 나타나지 않는 전력 상태를 확인하기 위해 함수적 종속성과 구조적 종속성을 확인한다. 본 논문에서는 2개의 클럭 게이팅 구동신호 간에 나타나는 함수적 종속성 중 동치 관계, 역관계, 포함 관계만을 다룬다. 구조적 종속성은 클럭 게이팅 셀의 위치적 특성에 의한 종속성을 의미한다. 두 종속성으로 발견한 관계를 이용해 전력상태의 수를 줄였으며, 감소 후 남은 전력 상태수를 세기위해 이진결정다이어그램을 사용하였다. 함수적 종속성과 구조적 종속성을 이용해 전력 상태 수를 알고리즘 적용 전 대비 평균 59%까지 감소시켰다.

Abstract ▼ AI-Helper

In this paper, we propose to identify redundant power states of high-level power model based on clock gating enable signals(CGENs) using dependencies of Boolean functions and structural dependencies of clock gating cells. Three functional dependencies between two CGENs, namely equvalence, inversion, and inclusion, are used. Functions of CGENs in a circuit are represented by binary decision diagrams (BDDs) and the functional relations are used to reduce the number of power states. The structural dependency appears when a clock gating cell drives another clock gating cells in a circuit. Automatic dependency checking algorithm has been proposed. The experimental results show the average number of power state is reduced by 59%.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 클럭 게이팅 구동신호간의 함수적 종속성과 구조적 종속성을 확인함으로써, 전력 상태 수를 줄이는 방법을 제안했다. 함수적 종속성을 확인하기 위하여 클럭 게이팅 구동신호의 부울 함수를 이진결정다이어그램으로 저장하였다.
본 논문에서는 클럭 게이팅 구동신호들의 조합들로 생성될 수 있는 필요 전력 상태들을 클럭 게이팅 구동신호들 간의 기능적, 구조적 종속성을 판단하여 전력 상태의 수를 감소시키는 방법을 제안한다. 이는 클럭 게이팅 구동신호들의 부울 함수와 이들의 연결 관계를 이용하는 것으로 자동화가 가능하다.
본 논문에서는 함수적 종속성과 구조적 종속성을 고려하여 전력 상태 수를 줄였다. 하지만 클럭 게이팅 구동신호가 n개일 때, 전력 상태 수가 2ⁿ개로, 값에 따라 전력 상태수가 지수적으로 증가한다.
Ⅲ. 본문

본문에서는 클럭 게이팅 기술이 적용된 임의의 회로 C에 대하여 함수적 종속성과 구조적 종속성을 고려하여 필요한 전력 상태를 계산하는 방법과 필요 전력 상태의 수를 세는 방법을 소개한다. Ⅲ-1절에서는 함수적 종속성을 확인하기 위해 클럭 게이팅 구동신호들의 부울 함수를 저장하는 방법에 대해 설명한다.

가설 설정

구조적 종속성은 위의 세 종류의 클럭 게이팅 셀 중 steam cell과 branch cell에서 발생한다. 만약 stem cell인 cg_ij의 클럭 게이팅 구동신호 en_i가 0인 경우를 가정하자. cg_ij에서 출력되는 클럭을 입력으로 받는 다른 클럭 게이팅 셀들의 클럭 게이팅 구동신호가 1이 되어도 구동되지 않는다.

제안 방법

각 IP의 함수적 종속성과 구조적 종속성을 확인하였다. 각 IP별 발견된 관계의 수는 표 4와 같다.
본 논문에서는 이진결정다이어그램 설계를 위해 Colorado university decision diagram (CUDD) package^[15]를 사용하였다. 각 IP정보를 입력 받아 각 클럭 게이팅 구동신호에 대하여 이진결정다이어그램을 생성하였다.
저장된 이진 결정다이어그램으로 함수적 종속성 관계인 동치 관계와 역 관계, 그리고 포함 관계를 각각 분석하였다. 구조적 종속성의 경우 stem cell과 branch cell에서 나타나는 셀 간의 종속성을 이용하여 분석하였다. 분석된 결과를 이진결정다이어그램을 이용하여 전력 상태의 수를 확인하였다.
앞서 언급한 변수들의 수 n에 따라 총 2²ⁿ개의 시퀀스가 전력 상태로 정의되어, 그 수가 비현실적으로 커지는 문제가 있다. 따라서 n을 줄이기 위해 전체변수의 부분집합을 수동으로 선택한 후, 일부 전력 상태를 제거했을 때 정확도의 변화를 반복적으로 분석하여 전력 상태수를 줄이는 통계적인 방법을 제안한다. 클럭 게이팅 구동 신호 기반 상위수준 전력 모델^[3,7]은 클럭 게이팅 구동신호들의 값의 조합으로 전력 상태를 정의한다.
또한 부울 함수는 구동신호의 수가 많아질 경우를 대비하여 적은 메모리를 사용하는 형태로 저장되어야 한다. 따라서 본 논문에서는 위의 설명한 특징을 가진 자료 구조 중 하나인 이진결정다이어그램으로 부울 함수를 저장하였다.
전력 상태의 수를 감소시키기 위해 함수적 종속성과 구조적 종속성을 고려하였을 때, 발생할 수 있는 전력 상태 수를 확인할 수 있어야 성능확인이 가능하다. 따라서 함수적 종속성과 구조적 종속성을 고려했을 때, 전력 상태 수를 계산하는 방법을 다음과 같이 구현하였다.
먼저 함수적 종속성과 구조적 종속성에서 나타나는 클럭 게이팅 구동신호들 간의 관계를 추출한다. 추출된 정보는 각 관계 별로 한 쌍의 클럭 게이팅 구동신호의 인덱스 값을 가지고 있다.
84%에 해당하는 관계가 확인된다^[3]. 본 논문에서는 계산량을 고려하여 m이 2인 경우의 관계만을 확인한다.
구조적 종속성은 클럭 게이팅 셀의 위치적 특성으로 나타나는 종속성이다. 본 종속성의 설명을 위해 세 종류의 클럭 게이팅 셀인 leaf cell과 stem cell, 그리고 branch cell에 대하여 설명한다.
함수적 종속성을 확인하기 위하여 클럭 게이팅 구동신호의 부울 함수를 이진결정다이어그램으로 저장하였다. 저장된 이진 결정다이어그램으로 함수적 종속성 관계인 동치 관계와 역 관계, 그리고 포함 관계를 각각 분석하였다. 구조적 종속성의 경우 stem cell과 branch cell에서 나타나는 셀 간의 종속성을 이용하여 분석하였다.
클럭 게이팅 구동신호들의 함수적 종속성을 확인하기 위해 각 클럭 게이팅 구동신호들에 대한 부울 함수를 추출한다. 이 때 부울 함수간의 함수적 종속성을 확인하기 위해서는 부울 함수의 결과 값을 확인할 수 있어야 한다.
많은 상향식 접근법은 전력 소모량이 크게 다른 회로의 상태인 전력 상태를 정의한다. 하위 수준에서 측정된 평균 전력량을 정의된 각 전력 상태에 할당하는 전력 모델링을 수행함으로써 전력을 계산한다. 본 방법은 하위 수준 전력 분석 방법에 비해 빠른 전력 분석이 가능하며, 하향식 접근법에 비하여 정확도가 높다.
본 논문에서는 클럭 게이팅 구동신호간의 함수적 종속성과 구조적 종속성을 확인함으로써, 전력 상태 수를 줄이는 방법을 제안했다. 함수적 종속성을 확인하기 위하여 클럭 게이팅 구동신호의 부울 함수를 이진결정다이어그램으로 저장하였다. 저장된 이진 결정다이어그램으로 함수적 종속성 관계인 동치 관계와 역 관계, 그리고 포함 관계를 각각 분석하였다.

대상 데이터

FPU의 경우 3쌍의 동치 관계와 2쌍의 포함 관계가 발견되었다. 발견된 관계를 적용함으로써 총 16,384개의 전력 상태 중 14%에 해당하는 2,304개가 필요 전력 상태로 발견 되었다. UART의 경우 8쌍의 포함 관계가 발견되었다.
본 논문에서는 opencores.org에 있는 3개의 IP인 FPU^[16], UART^[17], 그리고 Nova^[18]로 실험을 진행하였다. 표 3는 각 IP의 정보를 보여준다.

데이터처리

구조적 종속성의 경우 stem cell과 branch cell에서 나타나는 셀 간의 종속성을 이용하여 분석하였다. 분석된 결과를 이진결정다이어그램을 이용하여 전력 상태의 수를 확인하였다.

이론/모형

종속성 확인 및 전력 상태 수를 세기위해 이진결정다이어그램이 필요하다. 본 논문에서는 이진결정다이어그램 설계를 위해 Colorado university decision diagram (CUDD) package^[15]를 사용하였다. 각 IP정보를 입력 받아 각 클럭 게이팅 구동신호에 대하여 이진결정다이어그램을 생성하였다.
마지막으로 이를 이진 결정 다이어그램으로 생성한다. 이 때 sifting 알고리즘^[13]을 적용하여 이진 결정 다이어그램의 크기를 줄였다. 마지막으로 생성된 이진 결정 다이어그램의 터미널 노드가 1인 경로의 개수를 확인한다^[3].
264/AVC baseline decoder이다. 추가적으로 많은 클럭 게이팅 구동 신호가 존재할 때에 대한 실험을 위해 Nova에 Design Complier^[14]를 이용하여, 하나의 클럭 게이팅 셀이 구동할 수 있는 최소의 플립플롭의 수(minimum bandwidth)에 따라 클럭 게이팅 셀을 삽입하였다. 삽입된 클럭 게이팅 셀의 minimum bandwidth가 8인 회로는 Nova8이며, 16인 회로는 Nova16, 32인 회로는 Nova32이다.

성능/효과

하지만 하나의 종속성만 발견이 되어도 최대 50%의 전력 상태 수를 감소시킨다. 따라서 본 방법은 전력 상태 수가 많고, 클럭 게이팅 구동 신호 간 종속성이 많이 발견될수록 많은 전력 상태 수를 감소시킬 수 있다.
16×10²²개의 필요 전력 상태가 발견되었다. 마지막으로 nova8에서는 124쌍의 동치 관계, 22,075개의 포함 관계, 2쌍의 역 관계, 그리고 867쌍의 구조적 종속성이 확인되었다. 총 8.
UART의 경우 8쌍의 포함 관계가 발견되었다. 발견된 관계를 적용함으로써 65,536개의 전력 상태 중 79%에 해당하는 51,712개만이 필요 전력 상태로 발견 되었다. NovaN의 경우 총 4쌍의 포함관계가 발견되었다.
하위 수준에서 측정된 평균 전력량을 정의된 각 전력 상태에 할당하는 전력 모델링을 수행함으로써 전력을 계산한다. 본 방법은 하위 수준 전력 분석 방법에 비해 빠른 전력 분석이 가능하며, 하향식 접근법에 비하여 정확도가 높다. 하지만 상향식 접근법은 전력 모델링을 하는 방법에 따라 정확도가 달라지기 때문에 정확도를 높일 수 있는 전력 모델링이 필요하다.
실험결과 총 4개의 IP에 대하여 함수적 종속성과 구조적 종속성을 이용해 전력 상태 수를 최대 7.48×10-21%까지 감소시켰다.
이를 바탕으로 1.37×1012개의 전력 상태 중 30%인 40,802,189,312개만이 필요 전력 상태로 발견되었다.
총 1.20×1025개의 전력 상태 중 함수적 종속성만을 판단하였을 때는 7.08×10-20%에 해당하는 8.50×1022개의 필요 전력 상태가 발견되었으며, 구조적 종속성까지 판단하였을 때 3.46×10-20%에 해당하는 4.16×1022개의 필요 전력 상태가 발견되었다.
총 4.16×1024개의 전력 상태 중 함수적 종속성만을 판단하였을 때 2.03×10-17%에 해당하는 8.47×1022개가 필요 전력 상태로 발견되었다.
총 8.81×1036개의 전력 상태 중 함수적 종속성만을 판단하였을 때 4.91×10-20%에 해당하는 4.33×1033개의 필요 전력 상태가 발견 되었으며, 구조적 종속성까지 판단하였을 때는 7.48×10-21%에 해당하는 6.59×1033개의 필요 전력 상태가 발견되었다.
함수적 종속성과 구조적 종속성을 모두 확인한 결과 opencores.org에 있는 3개의 IP에서 최소 21%에서 최대 86%까지 전력 상태 수를 감소시켰다. 추가적으로 NovaN에 클럭 게이팅 구동 신호의 수를 증가시킨 경우에는 99.

질의응답

핵심어	질문	논문에서 추출한 답변
	전력 분석 기술에서 중요한 것은?	전력 분석 기술은 전력을 분석하는 시간과 전력 값에 대한 정확도가 중요하다[1]. 그림 1은 각 설계 수준에서 측정되는 전력 값에 대한 정확도와 전력 분석 속도를 나타내고 있다.
	클럭 게이팅이란?	클럭 게이팅[8]은 입력 값이 변하지 않는 레지스터에 클럭을 차단하여 동적 전력 소비량을 줄이는 기술이다. 클럭 게이팅 셀은 그림 2와 같이 클럭 게이팅 구동신호 eni(clock gating enable signal; CGEN)가 1인 경우 회로의 클럭을 clk로 입력 받아 출력 gclk로 통과시킨다.
	상위 수준에서의 전력 분석 방법에서 하향식 접근법과 상향식 접근법으로 나뉘는데, 각각의 특징은?	이 방법은 크게 하향식 접근법과 상향식 접근법으로 나뉜다[2∼3]. 하향식 접근법은 RTL(register transfer level) 이하의 코드 없이 디자인 명세(design specification) 또는 상위 수준 언어를 이용하여 전력을 분석함으로 속도가 빠르다는 장점을 갖는다. 하지만 전력 값을 계산함에 있어 단위 기능 블록에 포함되지 않는 디지털 회로의 전력 소모량과 클럭 게이팅과 같이 하위 수준 저 전력 설계기술로 변경되는 전력 소비량 등이 고려되지 않아 정확도가 크게 떨어진다는 단점이 있다. 상향식 접근법은 각 전력 상태에 RTL 이하의 코드로부터 측정된 평균 전력 값을 할당해주는 전력 모델링을 수행하여 소비 전력을 계산하는 방법이다. 많은 상향식 접근법은 전력 소모량이 크게 다른 회로의 상태인 전력 상태를 정의한다. 하위 수준에서 측정된 평균 전력량을 정의된 각 전력 상태에 할당하는 전력 모델링을 수행함으로써 전력을 계산한다. 본 방법은 하위 수준 전력 분석 방법에 비해 빠른 전력 분석이 가능하며, 하향식 접근법에 비하여 정확도가 높다. 하지만 상향식 접근법은 전력 모델링을 하는 방법에 따라 정확도가 달라지기 때문에 정확도를 높일 수 있는 전력 모델링이 필요하다.

참고문헌 (18)

C.M. Lee, C.K. Chen, and R.S. Tsay. "A Basic-block Power Annotation Approach for Fast and Accurate Embedded Software Power Estimation," the International Conference on VLSI, pp. 118-123, Oct. 2013.
G. Vijin, Oklobdzija, "The Computer Engineering Handbook," CRC Press,Dec. 2001
H. Choi, "Reduction of the Number of Power States for High-level Power Models based on Clock Gating Signals," Kwangwoon university, Feb. 2015.
N.F. Ghohroud. Z. Navabi, "Back-annoation of Gate-level Power Properties into System Level Descriptions" ICCC New Circuits and Systems Conference 12th, pp.237-240, Jun. 2014.
I. Lee, H. Kim, S. Yoo, E. Y. Chung, K. M. Choi, J. K. Kong and S. K.. Eo. "Powervip: Soc power estimation framework at transaction level" In Proc. of South Pacific Design Automation Conference, pp.551-558, 2006.
N. Bansal, K. Lahiri, A. Raghunathan, "Automatic Power Modeling of Infratructure IP for SystemonChip Power Analysis," 20th International Conference on VLSI Design, pp.513-520, 2007.
J. Kim, J. Yi, "Case study on the High-Level Power Modeling Based on Clock Gating," 2013 IEIE summer Conference, pp. 1945-1948, Vol. 2013, No. 7, Jul. 2013.
S. Wimer, I. Koren, I. Cederbaum "Design Flow for Flip-Flop Grouping in Data Driven Clock Gating" IEEE Transactions on VLSI Systems, Vol. 22, pp.771-778, May. 2013.
R. Fraer, G. Kamhi, and M. K. Mhameed. "A new paradigm for synthesis and propagation of clock gating conditions" In Proc. of Design Automation Conference, pages 658-663, Jun. 2008.
S.B. Aker,. "Binary decision diagrams," IEEE Transactions on Computers, Vol. C-27, no.6, pp. 509-516, Jun. 1978.

상세보기
P.K. Sharma, N.K. Singh, "Improved BDD Compression by Combination of Variable Ordering Techniques" the International Conference on Communications and Signal Processing, pp.3-5, Apr. 2014.
E. Albert, E. Ruehli, A.L. Sangiovannivincentelli, G. Rabbat, "Time Analysis of Large-Scale Circuits Containing One-Way Macromodels," IEEE Transactions on Circuits and Systems, Vol. 29, pp. 185-190, Mar. 1982.

상세보기
M.T. Kuo, T. Wang, "BDD-based Logic Partitioning for Sequential Circuits" Design Automation Conference, pp.607-612, Jan. 1997.
Design Complier (http://www.synopsys.com)
Colorado university decision diagram (CUDD) package (http://www.cs.uleth.ca/-rice/cudd.html)
Floating Point Unit (opencore.ore/project,fpu)
UART to Bus (opencore.ore/project,uart)
H.264/AVC BaselineDecoder (opencore.ore/project,nova)

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증