선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 연구에서는 이렇게 선행연구로 진행된 기생 모델을 통합하여 RF 회로 설계에서도 사용될 수 있는 회로 성능을 예측하는데 필요한 정확도를 제공할 수 있는지 검증하였다. 3D simulator Sentaurus의 mixed-mode를 통해 실제 FinFET소자에 가까운, 즉 기생성분을 모두 고려한 소자를 회로에 적용하여 정확도를 검증할 수 있는 기준 값을 얻었다[10].
제안 방법
- 본 연구에서는 이렇게 선행연구로 진행된 기생 모델을 통합하여 RF 회로 설계에서도 사용될 수 있는 회로 성능을 예측하는데 필요한 정확도를 제공할 수 있는지 검증하였다. 3D simulator Sentaurus의 mixed-mode를 통해 실제 FinFET소자에 가까운, 즉 기생성분을 모두 고려한 소자를 회로에 적용하여 정확도를 검증할 수 있는 기준 값을 얻었다[10]. Low Noise Amplifier(LNA)를 기생성분의 영향을 알아보기 위해 S21 10dB 이상을 가지도록 설계하였다.
- 3D simulator Sentaurus의 mixed-mode를 통해 실제 FinFET소자에 가까운, 즉 기생성분을 모두 고려한 소자를 회로에 적용하여 정확도를 검증할 수 있는 기준 값을 얻었다[10]. Low Noise Amplifier(LNA)를 기생성분의 영향을 알아보기 위해 S21 10dB 이상을 가지도록 설계하였다. 또한, 극단적인 고주파 상황에서 기생 모델의 정확도를 확인하기 위해 중심주파수 60Ghz 이상을 갖도록 설계하였다.
- 이러한 새로운 모델의 필요성을 인지하여 선행 연구로 FinFET의 기생커패시턴스와 기생 저항에 관한 모델링이 진행되었다[4～9]. 각각의 모델은 여러 공정 변수들을 변형시켜가면서 소자단위에서 검증을 진행하였다.
- 기생 저항의 경우는 채널 밖의 부분 extrinsic 저항을 모델링하였다. 전체 기생저항은 그림 5과 같이 위치, 구조, 도핑 상태에 따라 Rcon(Contact resistance), Rbulk (Bulk resistance), Rspr (Spreading resistance), Rac(Accumulation resistance)로 구분한다[9].
- 또한 저항의 경우에도 채널 밖의 영역에서 구간마다 저항이 달라지지만 그림 2과 같이 매우 간단하게 모델링되어있는 것을 알 수 있다. 따라서 선행연구로 진행된 제안한 model은 캐패시턴스의 경우 그림 3와 같이 위치에 따라 Cgf(gate-fin), Cgr(gate-rsd), Cgm(gate-metal)로 나눠서 모델링을 진행하였다. Cgf는 게이트와 핀사이의 커플링 커패시턴스, Cgr은 게이트와 RSD사이의 커플링 커패시턴스, Cgm은 게이트와 메탈사이의 커플링 커패시턴스로 정의한다.
- 이런 소자 시뮬레이터를 mixed-mode를 통해 회로를 설계하고 회로 시뮬레이션을 진행하여 결과를 볼 수 있다. 따라서본 논문에서는 FinFET소자를 설계하고, mixed-mode 를 통해 설계한 소자를 그림 7의 LNA에 적용하여 시 뮬레이션 결과를 확인 하였다.
- 이 LNA 회로는 입력단에 병렬/직렬 LC 회로와 inductive degeneration을 적용하여 넓은 input impedance matching을 하였다[12～15]. 또한 넓은 범위에서 높은 게인을 얻기 위해 L1과 LB를 병렬로 배치하였다. 표 2는 그림 7의 LNA에 대한 상세 정보이다.
- S2110dB 이상 중심주파수 60GHz를 갖도록 설계 하였다. 또한 회로를 시뮬레이션 하는 Sentaurus mixed-mode 는 소자가 증가할 때 마다 시간이 많이 걸리고, 값이 잘 수렴하지 않기 때문에 최소한의 FinFET소자를 사용하도록 하였다. 이 LNA 회로는 입력단에 병렬/직렬 LC 회로와 inductive degeneration을 적용하여 넓은 input impedance matching을 하였다[12～15].
- Low Noise Amplifier(LNA)를 기생성분의 영향을 알아보기 위해 S21 10dB 이상을 가지도록 설계하였다. 또한, 극단적인 고주파 상황에서 기생 모델의 정확도를 확인하기 위해 중심주파수 60Ghz 이상을 갖도록 설계하였다.
- LNA는 두 개 이상의 소자를 사용하므로 TCAD mixedmode 시뮬레이션 시간이 오래 걸리고 결과 자체가 수렴하지 않는 경우가 많다. 먼저 각각 소자의 DC 특성을 추출하고, mixed-mode의 주파수 영역에서 회로 특성을 AC 시뮬레이션을 진행하게 된다. AC 시뮬레이션을 진행 후 Inspector를 통해 주파수에 따른 S21을 추출할 수 있다.
- 선행 연구로 완성된 기생 커패시턴스 모델과 기생 저항 모델을 BSIM-CMG에 Verilog-A를 통해 기존에 구현되어 있는 모델을 대체하여 적용하였다[11]. 압축모델을 사용한 회로 성능 예측은 HSPICE로 시뮬레이션을 진행하였다.
- 을 비교한 결과이다. 위에서 설명 했듯이 제안한 모델은 기본적인 BSIM-CMG FinFET소자의 기생 성분에 추가적으로 기생 저항 Rac, Rspr, Rbulk, Rcon과 기생 커패시턴스 Cgm, Cgr, Cgf를 모델링하여 완성하였다. 이 추가된 기생 저항은 M1의 gm을 감소시킨다.
- 또한 회로를 시뮬레이션 하는 Sentaurus mixed-mode 는 소자가 증가할 때 마다 시간이 많이 걸리고, 값이 잘 수렴하지 않기 때문에 최소한의 FinFET소자를 사용하도록 하였다. 이 LNA 회로는 입력단에 병렬/직렬 LC 회로와 inductive degeneration을 적용하여 넓은 input impedance matching을 하였다[12～15]. 또한 넓은 범위에서 높은 게인을 얻기 위해 L1과 LB를 병렬로 배치하였다.
- 그림 7은 본 연구에서 RF특성을 검증하기 설계한 LNA회로이다. 이 회로는 간단하면서도 높은 게인을 얻기 위해 cascode LNA 형태로 디자인 하였다. S2110dB 이상 중심주파수 60GHz를 갖도록 설계 하였다.
- Rac는 injection point와 junction line사이의 저항으로 정의한다. 이렇게 구분하여 나눈 저항을 전류-전압식과 transformation 을 통해 모델링한다. 각 각 모델링한 저항을 아래 식처럼 더하여 총 기생저항을 구한다.
- top으로 분할된다. 이렇게 구분한 기생 커패시턴스들을 형태에 따라 Conformal mapping을 적용하여 모델링을 진행한다.[8]
- 압축모델을 사용한 회로 성능 예측은 HSPICE로 시뮬레이션을 진행하였다. 이렇게 구현한 모델과 Sentaurus로 얻은 기준 값 그리고 기존에 BSIM-CMG에 구현된 모델과 비교하여 Analog와 RF회로에서 모델의 정확성을 검증 하였다.
- 공정이 작아짐에 따라 BSIM-CMG에 포함된 기생 성분이외의 기생 성분의 영향이 두드러졌다. 이를 해결 하기 위해 선행연구에서 metal 및 RSD를 고려한 추가 적인 기생성분들을 모델링한 압축모델을 구현 하였다. 이 모델을 사용하여 22nm FinFET을 사용하여 60GHz LNA회로를 설계하였다.
대상 데이터
- 본 논문에 사용된 소자는 그림 1과 같으며 다각형의 Raised Source Drain(RSD)구조와 Metal contact구조를 반영한 FinFET소자를 사용하였다. 본 논문에 사용된 소자의 정보는 표 1과 같다.
- 이를 해결 하기 위해 선행연구에서 metal 및 RSD를 고려한 추가 적인 기생성분들을 모델링한 압축모델을 구현 하였다. 이 모델을 사용하여 22nm FinFET을 사용하여 60GHz LNA회로를 설계하였다. Sentaurus TCAD값과 비교하여 정확도 87.
이론/모형
- 따라서 실제 소자의 기생 성분들을 반영한 결과와 같은 값을 얻게 된다. 본 연구에서 Sentaurus 시물레이션시 물리적 모델로는 interface model, recombination model, quantum mechanical model이 사용되었다. 이런 소자 시뮬레이터를 mixed-mode를 통해 회로를 설계하고 회로 시뮬레이션을 진행하여 결과를 볼 수 있다.
- . 압축모델을 사용한 회로 성능 예측은 HSPICE로 시뮬레이션을 진행하였다. 이렇게 구현한 모델과 Sentaurus로 얻은 기준 값 그리고 기존에 BSIM-CMG에 구현된 모델과 비교하여 Analog와 RF회로에서 모델의 정확성을 검증 하였다.
성능/효과
- 이 모델을 사용하여 22nm FinFET을 사용하여 60GHz LNA회로를 설계하였다. Sentaurus TCAD값과 비교하여 정확도 87.5%를 달성하였다. 일반적으로 사용되는 BSIM-CMG와 Sentaurus TCAD간의 정확도는 56.
- 그러나 이러한 장점에도 불구하고, 공정 단위가 작아짐에 따라 FinFET의 3D구조에 의한 기생성분들의 영향이 커지게 되었다. 따라서 기존의 BSIM-CMG 압축 모델에 구현된 기생 커패시턴스보다 더 정확한 커패시턴스와 저항을 고려한 모델이 필요로 하게 되었다. 이러한 새로운 모델의 필요성을 인지하여 선행 연구로 FinFET의 기생커패시턴스와 기생 저항에 관한 모델링이 진행되었다[4～9].
- metal contact, RSD, 게이트 메탈 사이의 커플링을 고려한 기생 커패시턴스 모델링으로 표 2처럼 중심주파수의 정확도가 Sentaurus에 가까워지게 되었고 그림 8에서 보면 10GHz～100GHz에서 S21의 모양이같아졌다. 따라서 높은 주파수의 회로에서도 제안한 모델이 정확한 성능을 보일 수 있음을 검증하였다.
- 5%로 모델이 31% 정확도 향상되었다. 따라서 회로상의 RF 특성에서도 제안한 모델의 유용성이 검증되었다. 사용된 LNA회로의 S21수식과의 비교를 통해 기생 커패시턴스와 기생 저항이 RF특성에 영향을 미치는 방식을 알수 있다.
- 을 도미넌트하게 줄이는 요인이 된다. 따라서, 기존의 BSIM-CMG의 경우 Sentaurus와 비교해서 S21을 작게 예측하게 되고, 이는 그림 8의 결과와 잘 맞는 것을 확인 할 수 있다.
- 따라서 회로상의 RF 특성에서도 제안한 모델의 유용성이 검증되었다. 사용된 LNA회로의 S21수식과의 비교를 통해 기생 커패시턴스와 기생 저항이 RF특성에 영향을 미치는 방식을 알수 있다. 앞으로 고주파를 사용한 회로에 대한 연구가 활발할 전망인데, 제안한 모델을 사용하여 RF회로를 연구하는 분야에서 좀 더 정확한 시뮬레이션으로 회로 특성을 예측할 수 있다.
- 이 매우 잘 맞는 것을 확인 할 수 있다. 실제로 10GHz～100GHz대역에서 51포인트를 차출해서 비교한 결과 표 2와 같이 Sentaurus 와 BSIM-CMG간의 정확도가 56.5%인데 반해 Sentaurus 와 제안한 모델의 정확도는 87.5%로 31% 향상된 것을알 수 있다. metal contact, RSD, 게이트 메탈 사이의 커플링을 고려한 기생 커패시턴스 모델링으로 표 2처럼 중심주파수의 정확도가 Sentaurus에 가까워지게 되었고 그림 8에서 보면 10GHz～100GHz에서 S21의 모양이같아졌다.
- 5%를 달성하였다. 일반적으로 사용되는 BSIM-CMG와 Sentaurus TCAD간의 정확도는 56.5%로 모델이 31% 정확도 향상되었다. 따라서 회로상의 RF 특성에서도 제안한 모델의 유용성이 검증되었다.
후속연구
- 사용된 LNA회로의 S21수식과의 비교를 통해 기생 커패시턴스와 기생 저항이 RF특성에 영향을 미치는 방식을 알수 있다. 앞으로 고주파를 사용한 회로에 대한 연구가 활발할 전망인데, 제안한 모델을 사용하여 RF회로를 연구하는 분야에서 좀 더 정확한 시뮬레이션으로 회로 특성을 예측할 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.