최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국전자통신학회 논문지 = The Journal of the Korea Institute of Electronic Communication Sciences, v.11 no.1, 2016년, pp.29 - 36
박동영 (강릉원주대학교 정보통신공학과) , 정연만 (강릉원주대학교 정보통신공학과)
Recently a new class of quantum gate called
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
양자논리의 정보 단위에는 무엇이 있는가? | 고전 논리회로가 비트(bit)라는 정보 단위를 사용한다면 2치(two-valued), 3치, 그리고 4치에 대응하는 양자논리의 정보 단위는 각각 qubit(quantum bit), qutrit(quantum trit) 및 qudit (quantum digit)이다. 미시 세계의 단일 전자 운동은 식(1)과 같은 단일 qubit인 파동함수 ψ의 입자 확률밀도로 주어지는 확률적 해석으로 이해된다. | |
양자 컴퓨팅의 특징은 무엇인가? | 최근 NT(: Nano Technology)의 발전에 따라 집적 회로 기술은 점차 물리적 한계에 도달해 양자(Quantum)의 중첩(Superposition)과 얽힘(Entanglement)이란 새로운 물리현상이 지배하는 양자역학 세계에 진입하였고, 이에 따라 NT에 기반을 둔 ICT(: Information And Communication Technology) 분야에도 새로운 양자역학적 패러다임이 요구되고 있다. 양자의 중첩 성질을 이용하는 양자 컴퓨팅은 n 비트 2진 논리의 경우에 2n개의 모든 상태를 단 한 번의 병렬연산으로 처리할 수 있는 고속 병렬연산이 가능하다. 또한 양자의 얽힘이란 고유 특성은 해킹이 불가능한 암호 통신과 양자 전송(Quantum Teleportation)이란 차세대 ICT인 양자정보통신 기술을 가능하게 한다. | |
양자논리 회로는 유니터리 연산부와 제어 연산부로 구성되어 있는데 각각 어떻게 배치되어 있는가? | 양자논리 회로는 유니터리 연산부와 이를 제어하는 제어 연산부로 구성되며, 부정과 항등의 기본 연산자로 유니터리 연산을 실행한다. 유니터리 연산부에는 표적선 상에 양자논리 함수의 유니터리 행렬연산을 실행하는 유니터리 연산자들이 종속 적(cascade product) 관계로 배치된다. 제어부에는 유니터리 함수의 on/off 제어 목적으로 삽입되어 제어입력 상태 값에 따라 선택적으로 AND 활성화 되는 Toffloi 라이브러리 게이트들과 NCV 라이브러리 게이트들이 배치된다. 이와 같이 표적을 제어할 목적으로 제어부에 삽입된 제어 게이트들은 입력 값을 변화시켜 비가역 신호를 유발한다. |
D. Maslov and G. Dueck, "Reversible Cascades with Minimal Garbage," IEEE Trans. CAD, vol. 23, no. 11, 2004, pp. 1497-1509.
R. Wille and R. Dreschler, "BDD-based Synthesis of Reversible Logic Circuits for Larger Functions," In Design Automation Conf., San Francisco, USA, July 2009, pp. 270-275.
D. Miller, R. Wille, and G. Dueck, "Synthesizing Reversible Circuits for Irreversible Functions," In 12th Euromicro Conf. on Digital System Design/Architectures, Methods and Tools, Patras, Greece, August 2009, pp. 749-756.
Z. Zilic, K. Radecka, and A. Khazamiphur, "Reversible circuit technology mapping from non-reversible specifications," In Proc. Design Automation and Test in Europe, Nice, France, April 2007, pp. 558-563.
S. Sultana and K. Radecka, "Rev-Map: A Direct Gateway from Classical Irreversible Network to Reversible Network," In IEEE 42th Int. Symp. on Multiple-Valued Logic, Victoria, Canada, May 2012, pp. 147-152.
A. Barenco, C. Bennett, R. Cleve, D. DiVinchenzo, N. Margolus, P. Shor, T. Sleator, J. Smolin, and T. Weinfurter, "Elementary Gates for Quantum Computation," The American Physical Society, vol. 52, 1995, pp. 3457-3467.
D. Miller and Z. Sasanian, "Recent Developments on Mapping Reversible Circuits to Quantum Gate Libraries," In Int. Symp. on Electronic System Design (ISED), Kolkata, India, December 2012, pp. 17-22.
Z. Sasanian, R. Wille, and D. Miller, "Realizing reversible circuits using a new class of quantum gates," In Design Automation Conf., San Francisco, USA, June 2012, pp. 36-41.
A. Wille and R. Drechsler, "An examination of the NCV- $|{\nu}_1$ > quantum library based on minimal circuits," In Proc. IEEE 45th Int. Symp. on Multiple-Valued Logic, Waterloo, Canada, May 2015, pp. 42-47.
A. Muthukrishnan and C. Stroud Jr., "Mutivalued logic gates for quantum computation," Physical Review A, vol. 62, no. 5 ,2000, pp. 1-8.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.