최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.20 no.4, 2016년, pp.819 - 825
최영식 (Department of Electronic Engineering, Pukyong National University) , 안성진 (Department of Electronic Engineering, Pukyong National University)
In this paper, a phase locked loop structure with parallel dual loop which have a different bandwidth has been proposed. The bandwidths depending on transfer functions are obtained through dual loops. Two different bandwidths of each loop are used to suppress noise on the operating frequency range. ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
통신에 응용되는 위상고정루프의 경우 어떤 것이 중요한가? | 시스템은 더욱 더 고속화되고 저 전력화 되면서 잡음의 영향이 점점 커지고 있다. 통신에 응용되는 위상고정루프의 경우, 잡음 특성이 회로의 성능에 직접적인 영향을 미쳐 좋은 잡음 특성을 가지는 회로를 설계하는 것이 매우 중요하다[4]. 위상고정루프의 출력 위상 잡음은 보통 전압제어발진기(VCO), 위상주파수검출기(PFD), 전하펌프(CP), 분주기(Divider) 그리고 입력 기준 신호의 잡음에서 발생한다. | |
위상고정루프의 출력 위상 잡음은 주파수 영역별로 어떤 것이 지배적인가? | 위상고정루프의 출력 위상 잡음은 보통 전압제어발진기(VCO), 위상주파수검출기(PFD), 전하펌프(CP), 분주기(Divider) 그리고 입력 기준 신호의 잡음에서 발생한다. 저 주파수 영역에서는 전하펌프, 위상주파수검출기, 그리고 기준신호의 위상잡음이 지배적인 반면, 높은 주파수 영역에서는 전압제어 발진기의 잡음이 지배적이다. 이러한 주파수 영역별 잡음을 낮추기 위해서는 적절한 대역폭을 설계하여야 한다[5]. | |
위상고정루프의 출력 위상 잡음은 어디서 발생하는가? | 통신에 응용되는 위상고정루프의 경우, 잡음 특성이 회로의 성능에 직접적인 영향을 미쳐 좋은 잡음 특성을 가지는 회로를 설계하는 것이 매우 중요하다[4]. 위상고정루프의 출력 위상 잡음은 보통 전압제어발진기(VCO), 위상주파수검출기(PFD), 전하펌프(CP), 분주기(Divider) 그리고 입력 기준 신호의 잡음에서 발생한다. 저 주파수 영역에서는 전하펌프, 위상주파수검출기, 그리고 기준신호의 위상잡음이 지배적인 반면, 높은 주파수 영역에서는 전압제어 발진기의 잡음이 지배적이다. |
D. Murphy, Q. J. Gu, Y.-C. Wu, H.-Y. Jian, Z. Xu, A. Tang, F. Wang, and M.-C. F. Chang, "A low phase noise, wideband and compact CMOS PLL for use in a heterodyne 802.15.3c transceiver," IEEE J. Solid-State Circuits, vol. 46, no. 7, pp. 1606-1617, Jul. 2011.
Z. Xu, Q. J. Gu, Y.-C. Wu, H.-Y. Jian, and M.-C. F. Chang, "A 70-78-GHz integrated CMOS frequency synthesizer for-band satellite communications," IEEE Trans. Microw. Theory Tech, vol.59, no. 12, pp. 3206-3218, Dec. 2011.
R. C. H. v. d. Beek, C. S. Vaucher, D. M. W. Leenaerts, E. A. M. Klumperink, and B. Nauta, "A 2.5-10-GHz clock multiplier unit with 0.22-ps RMS jitter in standard 0.18-mm CMOS," IEEE J. Solid-State Circuits, vol. 39, no. 11, pp. 1862-1872, Nov. 2004.
Marianne M. Kamal, Emad W. El-Shewekh, and Muhammad H. EL-SABA, "Design and implementation of a low-phase-noise integrated CMOS Frequency Synthesizer for high - sensitivity narrow-band FM transceivers," Microelectronics, pp.167-175, Cairo, Egypt. Dec. 2003.
H.Y Chang, Y.L Yeh, Y.C Liu, M.H Li, K. Chen, "A low-jitter low-phase-noise 10-GHz sub-harmonically injection-locked PLL with self-aligned DLL in 65-nm CMOS technology," IEEE Trans. Microw. Theory Techn., vol. 62, No. 3, pp 543-555, March 2014.
Youn-Gui Song, Young-Shig Choi and Ji-Goo Ryu, "A phase locked loop with resistance and capacitance scaling scheme," IEEK SD, vol. 46, no. 4, pp. 37-44, Apr. 2009.
Kyoohyun Lim, Chan-Hong Park, Dal-Soo Kim and Beomsup Kim, "A Low-Noise Phase-Locked Loop Design by Loop Bandwidth Optimization," IEEE J. Solid-State Circuits, vol. 35, no. 6, pp. 807-815, June 2000.
Tsung-Hsien Lin and William J. Kaiser, "A 900-MHz 2.5-mA CMOS Frequency Synthesizer with an Automatic SC Tuning Loop," IEEE J. Solid-State Circuits, vol. 36, no. 3, pp. 424-431, March 2001.
Shen Ye, Lars Jansson and Ian Galton, "A Multiple-Crystal Interface PLL With VCO Realignment to Reduce Phase Noise," IEEE J. Solid-State Circuits, vol. 37, no. 12, pp. 1795-1803, December 2002.
J.Luo, Lei Zhang, Li Zhang, Y. Wang, Z. Yu, "A 24GHz low power and low phase noise PLL frequency synthesizer with constant Kvco for 60GHz wireless applications," Circuits and Systems IEEE, pp. 2940-2543, October 2015.
Youn-Gui Song, Young-Shig Choi and Ji-Goo Ryu, "A fast locking Phase Locked Loop with multiple charge pumps", IEEK SD, vol 46, Feb. 2009.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.