[논문]초고속 신호무결성을 위한 수동 이퀄라이저의 설계 및 구현

송익환

초고속 신호무결성을 위한 수동 이퀄라이저의 설계 및 구현 원문보기

電磁波技術 : 韓國電磁波學會誌 = The Proceedings of the Korean Institute of Electromagnetic Engineering and Science, v.27 no.2, 2016년, pp.8 - 14

송익환 (광운대학교 전자통신공학과)

초록이 없습니다.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 고에서는 이런 문제점을 해결하고, 10 Gbps 이상의 초고속 디지털 신호를 복원할 수 있는 수동 이퀄라이저의 설계 및 구현에 대해 소개하고자 한다. 단일 수동 소자가 가지는 태생적인 기생성분을 최소화하기 위하여 분산 수동 소자(Distributed passive component)로 설계되고, 근단혼선(Nearend crosstalk) 및 반사현상(Reflection)을 이용한 수동 이퀄라이저에 대해 소개한다^[7]. 더불어 그 이상의 대역폭 구현을 위하여 단일 수동 소자 내의 기생성분을 최소화 하는 것이 아니라, 역으로 고성능의 설계 소자로서 활용하여 구현된 초고속 수동 이퀄라이저에 대해 추가로 소개한다^[8].
본 고에서는 이런 문제점을 해결하고, 10 Gbps 이상의 초고속 디지털 신호를 복원할 수 있는 수동 이퀄라이저의 설계 및 구현에 대해 소개하고자 한다. 단일 수동 소자가 가지는 태생적인 기생성분을 최소화하기 위하여 분산 수동 소자(Distributed passive component)로 설계되고, 근단혼선(Nearend crosstalk) 및 반사현상(Reflection)을 이용한 수동 이퀄라이저에 대해 소개한다^[7].
본 고에서는 초고속 디지털 신호의 주파수 의존 손실에 의한 열화를 보상하기 위한 수동 이퀄라이저 설계 및 구현법에 대하여 기술하였다. 기존 단일 수동소자를 이용한 이퀄라이저의 대역폭 한계를 극복하기 위하여 제안된 분산 수동소자 및 전자파현상을 이용한 수동 이퀄라이저와 기생성분을 설계소자로 활용한 수동 이퀄라이저 각각의 설계법을 소개하였으며, 12.
본 장에서는 수동 이퀄라이저의 대역폭을 보다 더 개선하기 위해 인쇄회로기판의 기생성분을 이용한 수동 이퀄라이저에 대해 소개한다. [그림 7]은 인덕터와 저항으로 구성된 간단한 L-R 수동 이퀄라이저의 도면과 주파수 응답을 보여주고 있다.

가설 설정

[그림 9]는 제안된 수동 이퀄라이저의 구조도 및 회로도를 보여주고 있다. 차동 전송선으로 입력되는 신호가 완벽 한 차동 신호라는 가정아래, 제안된 구조는 가상접지(Virtual ground)를 기존으로 대칭을 이루는 하나의 미러구조로 표현된다. 제안된 구조에서는 L_stub, L_via, L_SMD 3종류의 기생 인덕턴스가 존재하며, 표면실장 저항의 반을 지나 가상접지와 연결된다.

제안 방법

Z01와 Z02는 50 Ω으로 설계되었고, TL1의 양단과 TL2는 각각 RS, RL와 RT로 종단 처리되었다.
[그림 8]은 제안된 수동 이퀄라이저의 위, 옆, 아래 구조를 보여주고 있으며, 각 부분의 설계값은 <표 1>에 정리되었다. 기본적으로 제안된 수동 이퀄라이저는 두 개의 스텁(Stub), 두 개의 비아(Via), 그리고 하나의 표면실장(Surface mount) 저항으로 구성된다. 좌우 대칭형으로 차동 신호선(Differential transmission line) 구조에 적용하도록 설계되었다.
본 고에서는 초고속 디지털 신호의 주파수 의존 손실에 의한 열화를 보상하기 위한 수동 이퀄라이저 설계 및 구현법에 대하여 기술하였다. 기존 단일 수동소자를 이용한 이퀄라이저의 대역폭 한계를 극복하기 위하여 제안된 분산 수동소자 및 전자파현상을 이용한 수동 이퀄라이저와 기생성분을 설계소자로 활용한 수동 이퀄라이저 각각의 설계법을 소개하였으며, 12.5 Gbps와 30 Gbps의 초고속 디지털 신호에 적용하여 실측정 검증하였다. 디지털 신호의 고속화 현상은 기술의 발전과 시장의 요구에 의해 끊임없이 가속화 될 것이며, 그에 따라 본 고에서 소개된 수동 이퀄라이저 기술과 같이 기존 저주파 회로설계법에서 탈피하고, 고주파 현상을 정량화하여 설계요소로 활용하는 연구가 지속적으로 이루어져야 할 것이다.
3 dB 평탄화됨을 실 측정으로 확인하였다. 더불어 시간 축에서의 아이다이어 그램 측정을 수행하였다([그림 11]). 입력신호의 크기와 데이터레이트는 각각 500 mV와 30 Gbps이며, 이퀄라이저 적용 전 관측되지 않은 전압, 시간 마진을 각 12.
본 장에서 소개한 수동 이퀄라이저는 기본적으로 단일수동소자가 아닌 분산 수동소자를 사용하여 설계되어 기생성분의 영향을 최대한으로 제한하고, 근단혼선과 반사현상의 전자파 현상을 파형 형성과정에 적용함으로써 고속 디지털 신호를 복원하는 과정을 수행하도록 설계되었다.
이 단자는 GHz 영역의 고주파에서 기생 인덕터인 L_SMD로 동작하며, 표면실장 저항과 직렬로 연결된다. 이 기생 인덕터를 설계소자로 활용할 수 있을만큼 증가시키기 위하여 실장패드 상단의 접지면(Ground plane)을 제거하였다.
하지만 이를 단일수동소자로 구현할 경우, 각 수동소자 및 실장패턴에 존재하는 기생성분으로 인해 대역폭이 제한된다는 문제가 있다. 이를 개선하기 위하여 제안된 수동 이퀄라이저는 기생성분을 역으로 인덕터, 커패시턴스의 설계소자로 활용함으로써 동작 대역폭을 크게 개선하였다.
[그림 6]에서는 시간축에서 제안된 수동 이퀄라이저 유무에 따른 아이 다이어그램을 보여주고 있다. 입력 신호의 크기와 데이터 레이트는 각각 500 mV와 12.5 Gbps이며, 20 GHz의 샘플링 레이트를 가지는 샘플링 오실로스코프로 측정하였다. 제안된 수동 이퀄라이저를 적용하여 전압 및 시간마진을 적용 전 대비 각 60.
차동 전송선으로 입력되는 신호가 완벽 한 차동 신호라는 가정아래, 제안된 구조는 가상접지(Virtual ground)를 기존으로 대칭을 이루는 하나의 미러구조로 표현된다. 제안된 구조에서는 L_stub, L_via, L_SMD 3종류의 기생 인덕턴스가 존재하며, 표면실장 저항의 반을 지나 가상접지와 연결된다. C_via 및 L_via는 식 (9), (10)으로 계산되었으나, 기생 인덕턴스 L_stub, L_SMD는 그 구조의 복잡성으로 인하여 3차원 필드해석 시뮬레이션을 통하여 추출하였다.
. 제안된 구조에서는 비아의 Clearance를 차동신호선의 회귀전류경로(Return current path)를 침범하지 않는 범위 내에서 최대로 크게 설계하였다. 이렇게 최대로 설계된 비아 Clearance는 모든 내층에 적용되어 비아의 커패시턴스를 최소화함과 동시에, 비아를 인덕턴스 소자로 활용할 수 있도록 하였다(식 10)^[12].
제안된 수동 이퀄라이저의 DC 응답을 구현하기 위해 표면실장 저항이 사용되었다. [그림 8]에서 확인할 수 있듯이, 표면실장 저항은 기본적으로 양단에 소자의 표면실장을 위한 단자(Wraparound)가 존재한다.
제안된 수동 이퀄라이저의 검증을 위하여, 주파수 도메인과 시간 도메인에서의 측정이 수행되었다. [그림 5]는 인쇄회로기판 위에 설계된 40 cm 길이의 고속 신호선에 대해 제안된 수동 이퀄라이저 유무에 따른 삽입손실(Insertion loss)를 보여주고 있다.
기본적으로 제안된 수동 이퀄라이저는 두 개의 스텁(Stub), 두 개의 비아(Via), 그리고 하나의 표면실장(Surface mount) 저항으로 구성된다. 좌우 대칭형으로 차동 신호선(Differential transmission line) 구조에 적용하도록 설계되었다. 비아의 각 양단은 스텁과 표면실장저항의 한쪽 끝과 연결되며, 스텁은 비아와 차동신호선을 연결하게 되는 구조이다.

대상 데이터

제작된 수동 이퀄라이저는 위아래 대칭적인 구조를 가지고 있으며, 각 부분은 특성 임피던스 Z₀₁, Z₀₂, Z₀₃를 가지는 세 개의 전송선 TL₁, TL₂, TL₃로 구성된다. TL₂와 TL₃의 길이를 나타내는 l_NEXT 와 l_REFL는 각각 2.7 mm와 6.5 mm로 설계되었다. TL₂ (Aggressor)와 TL₁(Victim)는 0.
[그림 2]는 제안된 수동 이퀄라이저의 구조도 및 인쇄회로기판 위에 실 제작된 사진을 보여주고 있다. 제작된 수동 이퀄라이저는 위아래 대칭적인 구조를 가지고 있으며, 각 부분은 특성 임피던스 Z₀₁, Z₀₂, Z₀₃를 가지는 세 개의 전송선 TL₁, TL₂, TL₃로 구성된다. TL₂와 TL₃의 길이를 나타내는 l_NEXT 와 l_REFL는 각각 2.

이론/모형

비아의 회로모델로서 pi 모델이 사용되었으며, 저항은 DC에서 —6 dB의 삽입손실을 가지도록 50 Ω으로 결정되었다.

성능/효과

[그림 4]는 제안된 수동 이퀄라이저의 계단 응답(Step response)를 보여주고 있다. [그림 2]에서 확인하였듯이, 실 제작된 수동 이퀄라이저는 주 신호선 위아래 대칭적 구조로 2개가 적용되어 최종적으로 V_eq를 두 배로 증가시키는 효과를 얻었다.
더불어 그 이상의 대역폭 구현을 위하여 단일 수동 소자 내의 기생성분을 최소화 하는 것이 아니라, 역으로 고성능의 설계 소자로서 활용하여 구현된 초고속 수동 이퀄라이저에 대해 추가로 소개한다^[8]. 소개된 수동 이퀄라이저 설계 및 구현기술을 적용하여 각각 12.5 Gbps, 30 Gbps의 데이터 레이트를 가지는 초고속 디지털 신호에 대해 성공적으로 파형을 복원함으로써, 적용 전 대비 크게 개선된 시간 및 전압 마진을 확보함을 실험적으로 검증하였다.
더불어 시간 축에서의 아이다이어 그램 측정을 수행하였다([그림 11]). 입력신호의 크기와 데이터레이트는 각각 500 mV와 30 Gbps이며, 이퀄라이저 적용 전 관측되지 않은 전압, 시간 마진을 각 12.1 %, 54.7 % 확보함으로써 30 Gbps에서 동작하는 수동 이퀄라이저를 성공적으로 설계 및 구현하였음을 측정 검증하였다.
[그림 5]는 인쇄회로기판 위에 설계된 40 cm 길이의 고속 신호선에 대해 제안된 수동 이퀄라이저 유무에 따른 삽입손실(Insertion loss)를 보여주고 있다. 적용 후, 목표 데이터 레이트인 12.5 Gbps의 나이키스트 주파수(Nyquist frequency)인 6.25 GHz에서 삽입 손실이 6.2 dB 평탄화됨을 실 측정으로 확인하였다. [그림 6]에서는 시간축에서 제안된 수동 이퀄라이저 유무에 따른 아이 다이어그램을 보여주고 있다.
[그림 10]은 인쇄회로기판 위에 설계된 10 cm 길이의 차동 신호선에 대해 제안된 수동 이퀄라이저 유무에 따른 삽입 손실(Insertion loss)를 보여주고 있다. 적용 후, 목표 데이터 레이트인 30 Gbps의 나이키스트 주파수(Nyquist frequency)인 15 GHz에서 삽입손실이 성공적으로 5.3 dB 평탄화됨을 실 측정으로 확인하였다. 더불어 시간 축에서의 아이다이어 그램 측정을 수행하였다([그림 11]).
5 Gbps이며, 20 GHz의 샘플링 레이트를 가지는 샘플링 오실로스코프로 측정하였다. 제안된 수동 이퀄라이저를 적용하여 전압 및 시간마진을 적용 전 대비 각 60.6 % 및 214.6 %만큼 성공적으로 개선되었음을 확인하였다.

후속연구

5 Gbps와 30 Gbps의 초고속 디지털 신호에 적용하여 실측정 검증하였다. 디지털 신호의 고속화 현상은 기술의 발전과 시장의 요구에 의해 끊임없이 가속화 될 것이며, 그에 따라 본 고에서 소개된 수동 이퀄라이저 기술과 같이 기존 저주파 회로설계법에서 탈피하고, 고주파 현상을 정량화하여 설계요소로 활용하는 연구가 지속적으로 이루어져야 할 것이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	능동 이퀄라이저의 장점은 무엇인가?	이를 해결하기 위해, 주파수 의존 손실을 보상하여 디지털 신호의 파형을 복원하는 채널 평탄화(Channel equalization) 기술에 대한 연구가 활발히 이루어져 왔으며, 현재 대부분 고속 직렬 인터페이스에 적용되고 있다(그림 1)[3]. 다양한 채널 평탄화 기술 중, 능동 이퀄라이저(Active equalizer)는 능동이득(Active gain)를 가지고 실리콘 칩 내부에 회로로 실장하기 용이하다는 장점을 가지고 있다. 그러나 능동 소자의 특성상 필연적으로 전원을 소모하게 되고, 실리콘 공정에 따라 활용 가능한 대역폭이 제한적이라는 단점이 있다[4].
	능동 이퀄라이저의 단점은 무엇인가?	다양한 채널 평탄화 기술 중, 능동 이퀄라이저(Active equalizer)는 능동이득(Active gain)를 가지고 실리콘 칩 내부에 회로로 실장하기 용이하다는 장점을 가지고 있다. 그러나 능동 소자의 특성상 필연적으로 전원을 소모하게 되고, 실리콘 공정에 따라 활용 가능한 대역폭이 제한적이라는 단점이 있다[4]. 반면, 수동 소자를 이용한 수동 이퀄라이저(Passive equalizer)는 능 동 이득을 갖지 못한다는 단점이 있으나, 전력을 소모하지 않고 상대적으로 광대역 평탄화 성능을 가지는 장점을 바탕으로 저전력 시스템 설계 및 초고속 인터커넥트 성능 최적화에 활용되고 있다[5].
	수동 이퀄라이저는 무엇을 이용하여 구현되는가?	반면, 수동 소자를 이용한 수동 이퀄라이저(Passive equalizer)는 능 동 이득을 갖지 못한다는 단점이 있으나, 전력을 소모하지 않고 상대적으로 광대역 평탄화 성능을 가지는 장점을 바탕으로 저전력 시스템 설계 및 초고속 인터커넥트 성능 최적화에 활용되고 있다[5]. 수동 이퀄라이저는 주로 패키지(Package) 및 인쇄회로기판(Printed circuit board)에 단일 수동 소자(Lumped passive component)를 이용하여 구현되며, 반도체 내 실장되는 능동 이퀄라이저에 비해 설계가 간편하고, 사후 조정(Tuning)이 가능하다는 장점도 가지고 있다. 그러나 데이터 레이트가 지속적으로 증가함에 따라, 기존에 무시할 수 있었던 단일 수동 소자 내에 존재하는 다양한 기생성분(Parasitics)이 고주파 특성을 보이게 되면서 구현 가능한 대역폭의 한계에 이르게 되었다[6].

참고문헌 (12)

S. Rylove, S. Reynolds, D. Storaska, B. Floyed, M. Kapur, T. Zwick, S. Gowda, and M. Sorna, "10+Gbps 90-nm CMOS serial link demo in CBGA package", IEEE Journal of Solid- State Circuits, 40(9), pp. 1987-1991, Sep. 2005.

상세보기
H. H. Chuang, W. D. Guo, Y. H. Lin, H. S. Chen, Y. C. Lu, Y. S. Cheng, M. Z. Hong, C. H. Yu, W. C. Cheng, Y. P. Chou, C. J. Chang, J. Ku, T. L. Wu, and R. B. Wu, "Signal/ power integrity modeling of high-speed memory modules using chip-package-board coanalysis", IEEE Trans. Electromagn. Compt., 52(2), pp. 381-391, May 2010.

상세보기
J. Liu, X. Lin, "Equalization in high-speed communication systems", IEEE Circuits Syst. Mag., 4(2), pp. 4-17, 2004.
"Designing a simple, small, wide-band and low-power equalizer for FR4 copper links", Maxim Integrated Products, Inc., Sunnyvale, CA, Tech. Article HFTA-06.0, 20033.
J. Fan, X. Ye, J. Kim, B. Alchambeault, and A. Orlandi, "Signal integrity design for high-speed digital circuits : Progress and directions", IEEE Trans. Electromagn. Compat., 52(2), pp. 392-400, May 2010.

상세보기
R. M. Kurzrok, "A review of key equalizer specifications and what they mean", High Frequency Electronics Magazine, 2004.
E. Song, J. Cho, W. Lee, M. Shin, and J. Kim, "A wideband passive equalizer design on PCB based on near-end crosstalk and reflections for 12.5 Gbps serial data transmission", IEEE Microwave and Wireless Components Letters, 18(12), pp. 794-796, Dec. 2008.

상세보기
E. Song, J. Cho, J. Kim, H. Kim, and J. Kim, "A wide-band passive equalizer design using multi-layer PCB parasitics for 30 Gbps serial data transmission", IEEE Asia-Pacific International Symposium and Exhibition on Electromagnetic Compatibility, Jeju, Korea, 16-19, May 2011.
G. Kim, et al., "Modeling of eye-diagram distortion and data dependent jitter in meander delay lines on high-speed printed circuit boards (PCBs) based on a time domain even-mode and odd-mode analysis", IEEE Trans. Microwave Theory and Techniques, to be published.
B. K. Caper, M. Haycock, and R. Mooney, "An accurate and efficient analysis method for multi-Gbps chip-to-chip signaling", IEEE Symposium on VLSI Circuits, pp. 54-57, Jun. 2002.
S. Hall, G. Hall, and J. McCall, High-speed Digital System Design, NY, Weinheim: John Wiley & Sons, Inc., pp. 102-104, 2000.
H. Johnson, M. Graham, High-Speed Signal Propagation-Advanced Black Magic, Prentice Hall, pp. 351-354, 2003.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증