최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電磁波技術 : 韓國電磁波學會誌 = The Proceedings of the Korean Institute of Electromagnetic Engineering and Science, v.27 no.2, 2016년, pp.8 - 14
초록이 없습니다.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
능동 이퀄라이저의 장점은 무엇인가? | 이를 해결하기 위해, 주파수 의존 손실을 보상하여 디지털 신호의 파형을 복원하는 채널 평탄화(Channel equalization) 기술에 대한 연구가 활발히 이루어져 왔으며, 현재 대부분 고속 직렬 인터페이스에 적용되고 있다(그림 1)[3]. 다양한 채널 평탄화 기술 중, 능동 이퀄라이저(Active equalizer)는 능동이득(Active gain)를 가지고 실리콘 칩 내부에 회로로 실장하기 용이하다는 장점을 가지고 있다. 그러나 능동 소자의 특성상 필연적으로 전원을 소모하게 되고, 실리콘 공정에 따라 활용 가능한 대역폭이 제한적이라는 단점이 있다[4]. | |
능동 이퀄라이저의 단점은 무엇인가? | 다양한 채널 평탄화 기술 중, 능동 이퀄라이저(Active equalizer)는 능동이득(Active gain)를 가지고 실리콘 칩 내부에 회로로 실장하기 용이하다는 장점을 가지고 있다. 그러나 능동 소자의 특성상 필연적으로 전원을 소모하게 되고, 실리콘 공정에 따라 활용 가능한 대역폭이 제한적이라는 단점이 있다[4]. 반면, 수동 소자를 이용한 수동 이퀄라이저(Passive equalizer)는 능 동 이득을 갖지 못한다는 단점이 있으나, 전력을 소모하지 않고 상대적으로 광대역 평탄화 성능을 가지는 장점을 바탕으로 저전력 시스템 설계 및 초고속 인터커넥트 성능 최적화에 활용되고 있다[5]. | |
수동 이퀄라이저는 무엇을 이용하여 구현되는가? | 반면, 수동 소자를 이용한 수동 이퀄라이저(Passive equalizer)는 능 동 이득을 갖지 못한다는 단점이 있으나, 전력을 소모하지 않고 상대적으로 광대역 평탄화 성능을 가지는 장점을 바탕으로 저전력 시스템 설계 및 초고속 인터커넥트 성능 최적화에 활용되고 있다[5]. 수동 이퀄라이저는 주로 패키지(Package) 및 인쇄회로기판(Printed circuit board)에 단일 수동 소자(Lumped passive component)를 이용하여 구현되며, 반도체 내 실장되는 능동 이퀄라이저에 비해 설계가 간편하고, 사후 조정(Tuning)이 가능하다는 장점도 가지고 있다. 그러나 데이터 레이트가 지속적으로 증가함에 따라, 기존에 무시할 수 있었던 단일 수동 소자 내에 존재하는 다양한 기생성분(Parasitics)이 고주파 특성을 보이게 되면서 구현 가능한 대역폭의 한계에 이르게 되었다[6]. |
S. Rylove, S. Reynolds, D. Storaska, B. Floyed, M. Kapur, T. Zwick, S. Gowda, and M. Sorna, "10+Gbps 90-nm CMOS serial link demo in CBGA package", IEEE Journal of Solid- State Circuits, 40(9), pp. 1987-1991, Sep. 2005.
H. H. Chuang, W. D. Guo, Y. H. Lin, H. S. Chen, Y. C. Lu, Y. S. Cheng, M. Z. Hong, C. H. Yu, W. C. Cheng, Y. P. Chou, C. J. Chang, J. Ku, T. L. Wu, and R. B. Wu, "Signal/ power integrity modeling of high-speed memory modules using chip-package-board coanalysis", IEEE Trans. Electromagn. Compt., 52(2), pp. 381-391, May 2010.
J. Liu, X. Lin, "Equalization in high-speed communication systems", IEEE Circuits Syst. Mag., 4(2), pp. 4-17, 2004.
"Designing a simple, small, wide-band and low-power equalizer for FR4 copper links", Maxim Integrated Products, Inc., Sunnyvale, CA, Tech. Article HFTA-06.0, 20033.
J. Fan, X. Ye, J. Kim, B. Alchambeault, and A. Orlandi, "Signal integrity design for high-speed digital circuits : Progress and directions", IEEE Trans. Electromagn. Compat., 52(2), pp. 392-400, May 2010.
R. M. Kurzrok, "A review of key equalizer specifications and what they mean", High Frequency Electronics Magazine, 2004.
E. Song, J. Cho, W. Lee, M. Shin, and J. Kim, "A wideband passive equalizer design on PCB based on near-end crosstalk and reflections for 12.5 Gbps serial data transmission", IEEE Microwave and Wireless Components Letters, 18(12), pp. 794-796, Dec. 2008.
E. Song, J. Cho, J. Kim, H. Kim, and J. Kim, "A wide-band passive equalizer design using multi-layer PCB parasitics for 30 Gbps serial data transmission", IEEE Asia-Pacific International Symposium and Exhibition on Electromagnetic Compatibility, Jeju, Korea, 16-19, May 2011.
G. Kim, et al., "Modeling of eye-diagram distortion and data dependent jitter in meander delay lines on high-speed printed circuit boards (PCBs) based on a time domain even-mode and odd-mode analysis", IEEE Trans. Microwave Theory and Techniques, to be published.
B. K. Caper, M. Haycock, and R. Mooney, "An accurate and efficient analysis method for multi-Gbps chip-to-chip signaling", IEEE Symposium on VLSI Circuits, pp. 54-57, Jun. 2002.
S. Hall, G. Hall, and J. McCall, High-speed Digital System Design, NY, Weinheim: John Wiley & Sons, Inc., pp. 102-104, 2000.
H. Johnson, M. Graham, High-Speed Signal Propagation-Advanced Black Magic, Prentice Hall, pp. 351-354, 2003.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.