[국내논문]비대칭 DGMOSFET의 상하단 산화막 두께비에 따른 터널링 전류 분석 Analysis of Tunneling Current of Asymmetric Double Gate MOSFET for Ratio of Top and Bottom Gate Oxide Film Thickness원문보기
본 논문에서는 단채널 비대칭 이중게이트 MOSFET의 상하단 산화막 두께비에 대한 터널링 전류의 변화에 대하여 분석하고자 한다. 채널길이가 5 nm까지 감소하면 차단전류에서 터널링 전류의 비율이 크게 증가하게 된다. 이와 같은 단채널효과는 상하단 게이트 산화막 구조를 달리 제작할 수 있는 비대칭 이중게이트 MOSFET에서도 발생하고 있다. 본 논문에서는 상하단 게이트 산화막 두께비 변화에 대하여 차단전류 중에 터널링 전류의 비율 변화를 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압을 파라미터로 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 이를 위하여 포아송방정식으로부터 해석학적 전위분포를 구하였으며 WKB(Wentzel-Kramers-Brillouin)근사를 이용하여 터널링 전류를 구하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압 등의 파라미터에 따라 매우 큰 변화를 보이고 있었다.
본 논문에서는 단채널 비대칭 이중게이트 MOSFET의 상하단 산화막 두께비에 대한 터널링 전류의 변화에 대하여 분석하고자 한다. 채널길이가 5 nm까지 감소하면 차단전류에서 터널링 전류의 비율이 크게 증가하게 된다. 이와 같은 단채널효과는 상하단 게이트 산화막 구조를 달리 제작할 수 있는 비대칭 이중게이트 MOSFET에서도 발생하고 있다. 본 논문에서는 상하단 게이트 산화막 두께비 변화에 대하여 차단전류 중에 터널링 전류의 비율 변화를 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압을 파라미터로 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 이를 위하여 포아송방정식으로부터 해석학적 전위분포를 구하였으며 WKB(Wentzel-Kramers-Brillouin)근사를 이용하여 터널링 전류를 구하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압 등의 파라미터에 따라 매우 큰 변화를 보이고 있었다.
This paper analyzes the deviation of tunneling current for the ratio of top and bottom gate oxide thickness of short channel asymmetric double gate(DG) MOSFET. The ratio of tunneling current for off current significantly increases if channel length reduces to 5 nm. This short channel effect occurs f...
This paper analyzes the deviation of tunneling current for the ratio of top and bottom gate oxide thickness of short channel asymmetric double gate(DG) MOSFET. The ratio of tunneling current for off current significantly increases if channel length reduces to 5 nm. This short channel effect occurs for asymmetric DGMOSFET having different top and bottom gate oxide structure. The ratio of tunneling current in off current with parameters of channel length and thickness, doping concentration, and top/bottom gate voltages is calculated in this study, and the influence of tunneling current to occur in short channel is investigated. The analytical potential distribution is obtained using Poisson equation and tunneling current using WKB(Wentzel-Kramers-Brillouin). As a result, tunneling current is greatly changed for the ratio of top and bottom gate oxide thickness in short channel asymmetric DGMOSFET, specially according to channel length, channel thickness, doping concentration, and top/bottom gate voltages.
This paper analyzes the deviation of tunneling current for the ratio of top and bottom gate oxide thickness of short channel asymmetric double gate(DG) MOSFET. The ratio of tunneling current for off current significantly increases if channel length reduces to 5 nm. This short channel effect occurs for asymmetric DGMOSFET having different top and bottom gate oxide structure. The ratio of tunneling current in off current with parameters of channel length and thickness, doping concentration, and top/bottom gate voltages is calculated in this study, and the influence of tunneling current to occur in short channel is investigated. The analytical potential distribution is obtained using Poisson equation and tunneling current using WKB(Wentzel-Kramers-Brillouin). As a result, tunneling current is greatly changed for the ratio of top and bottom gate oxide thickness in short channel asymmetric DGMOSFET, specially according to channel length, channel thickness, doping concentration, and top/bottom gate voltages.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
비대칭 이중게이트 MOSFET의 특징은 상단과 하단의 게이트 산화막 두께를 달리 제작할 수 있다는 것이다. 그러므로 본 논문에서는 tox2/tox1의 비에 따라 영향을 받는 전위분포에 따라 변화하는 차단전류 Itot에서 차지하는 터널링전류 Itunn의 비율을 관찰할 것이다. tox2/tox1뿐만이 아니라 식 (6)과 식 (7)에서 알 수 있듯이 전위분포는 채널길이, 채널두께, 상하단 게이트 전압 등에 따라 변화하며 이는 차단전류와 터널링 전류의 변화를 유도할 것이다.
tox2/tox1뿐만이 아니라 식 (6)과 식 (7)에서 알 수 있듯이 전위분포는 채널길이, 채널두께, 상하단 게이트 전압 등에 따라 변화하며 이는 차단전류와 터널링 전류의 변화를 유도할 것이다. 그러므로 본 논문에서는 채널길이 및 두께, 도핑농도, 상하단 게이트 전압 등을 파라미터로 할 때 tox2/tox1에 대한 터널링 전류 비율의 변화를 관찰함으로써 상하단 게이트 산화막 두께비가 터널링 전류에 비치는 영향을 분석할 것이다.
터널링 전류는 10 nm이하 채널길이를 갖는 트랜지스터의 경우 심각한 차단전류의 증가현상에 원인이 되고 있다. 그러므로 비대칭 이중게이트 MOSFET에서 상단과 하단 게이트 산화막 두께비에 따른 차단전류 중 터널링 전류의 비율변화를 분석하고자 한다. 이때 채널길이, 채널두께, 채널도핑농도 그리고 상단과 하단의 게이트 인가전압 등을 파라미터로 사용함으로써 트랜지스터의 공정 및 구조적 파라미터에 대한 변화를 함께 고찰하고자 한다.
본 논문에서는 비대칭 이중게이트 MOSFET의 상하단 산화막 두께비에 대하여 차단전류 중 터널링 전류 비율의 변화에 대하여 분석하였다. 채널길이가 10 nm 이하까지 감소하면 차단전류에서 터널링 전류의 비율이 크게 증가하게 된다.
그러므로 비대칭 이중게이트 MOSFET에서 상단과 하단 게이트 산화막 두께비에 따른 차단전류 중 터널링 전류의 비율변화를 분석하고자 한다. 이때 채널길이, 채널두께, 채널도핑농도 그리고 상단과 하단의 게이트 인가전압 등을 파라미터로 사용함으로써 트랜지스터의 공정 및 구조적 파라미터에 대한 변화를 함께 고찰하고자 한다. 이를 위하여 Ding 등이 사용한 급수형태의 전위분포를 이용할 것이다[3].
대칭형에 대한 연구는 다수 발표되고 있으나 비대칭형 이중게이트 MOSFET에 대한 연구는 아직 미흡한 상태이다. 이에 본 연구에서는 비대칭 이중 게이트 MOSFET의 차단전류 중 터널링 전류에 대하여 분석하고자한다. 터널링 전류는 10 nm이하 채널길이를 갖는 트랜지스터의 경우 심각한 차단전류의 증가현상에 원인이 되고 있다.
제안 방법
채널길이가 10 nm 이하까지 감소하면 차단전류에서 터널링 전류의 비율이 크게 증가하게 된다. 이와 같은 단채널효과는 상하단 게이트 구조를 달리 제작할 수 있는 비대칭 이중게이트 MOSFET에서도 발생하고 있으므로 상하단 게이트 산화막 두께비 변화에 대하여 차단전류 중에 터널링 전류의 비율 변화를 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압을 파라미터로 계산하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다.
이론/모형
열방사전류 모델은 참고문헌[4]에 언급한 바와 같이 급수형태의 해석학적 전위분포를 이용한 Ding 등 모델을 기반으로 사용하였다. 또한 터널링 전류는 WKB 근사를 이용하여 구한다. WKB 근사는 양자역학적 근사와 비교할 때 그 차이가 무시할 수 있을 정도이므로 유용한 근사라고 입증되었다[5].
의 관계를 포함한 비대칭 이중게이트 MOSFET의 개략도를 도시하였다. 열방사전류 모델은 참고문헌[4]에 언급한 바와 같이 급수형태의 해석학적 전위분포를 이용한 Ding 등 모델을 기반으로 사용하였다. 또한 터널링 전류는 WKB 근사를 이용하여 구한다.
터널링 확률함수로는 수 나노미터까지 합당하게 사용가능한 WKB (Wentzel-Kramers-Brillouin) 근사를 이용하였다. 이와 같이 구한 터널링 전류가 전체 차단전류 중에 차지하는 비율을 상단과 하단의 게이트 산화막 두께비의 변화에 따라 분석함으로써 최적의 차단전류 최소화 조건을 구할 것이다.
성능/효과
0.1 < tox2/tox1 < 1의 범위 즉, 상단의 게이트 산화막 두께가 하단의 산화막 두께보다 클 경우, 하단게이트 산화막 두께가 증가하거나 또는 상단게이트 산화막 두께가 감소할 때 터널링 전류 비율은 감소하는 것을 관찰할 수 있다.
이와 같은 단채널효과는 상하단 게이트 구조를 달리 제작할 수 있는 비대칭 이중게이트 MOSFET에서도 발생하고 있으므로 상하단 게이트 산화막 두께비 변화에 대하여 차단전류 중에 터널링 전류의 비율 변화를 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압을 파라미터로 계산하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 채널길이가 감소할수록 그리고 채널두께가 감소할수록 터널링 전류 비율은 크게 증가하였으며 채널도핑농도가 증가할수록 터널링 전류 비율은 크게 증가하였다.
특히 저 도핑되었을 경우, 전체 계산 영역에서 터널링 전류 변화율이 약 40 %까지 증가하는 것을 알 수 있다. 상단과 하단 게이트 전압변화를 파라미터로 터널링 전류 변화를 관찰한 결과, 상단 또는 하단산화막 두께가 클 경우 상단 또는 하단 게이트 전압변화에 대한 터널링 전류 비율변화는 약 5 % 이내로 영향을 받는 것으로 나타났다. 이상에서 살펴본 바와 같이 터널링 전류 비율은 트랜지스터의 구조적 파라미터 등에 큰 영향을 받고 있다는 것을 알 수 있었다.
상단과 하단의 산화막 두께 변화만을 관찰하기 위하여 상단과 하단의 게이트 전압은 동일하게 유지하였다. 예측한 바와 같이 상단과 하단의 게이트 산화막 두께비와 관계없이 채널길이가 감소하면 터널링 전류비율이 증가하는 것을 알 수 있다. 0.
상단과 하단 게이트 전압변화를 파라미터로 터널링 전류 변화를 관찰한 결과, 상단 또는 하단산화막 두께가 클 경우 상단 또는 하단 게이트 전압변화에 대한 터널링 전류 비율변화는 약 5 % 이내로 영향을 받는 것으로 나타났다. 이상에서 살펴본 바와 같이 터널링 전류 비율은 트랜지스터의 구조적 파라미터 등에 큰 영향을 받고 있다는 것을 알 수 있었다.
채널길이가 5nm 정도로 짧아지면 상하단 산화막 두께비의 변화에 대하여 매우 민감하게 터널링 전류 비율이 변화하나 채널길이가 7 nm정도에서는 터널링 전류 비율이 상하단게이트 산화막 두께에 따라 변화하나 거의 10 % 미만의 비율을 보이고 있었다. 이와 같이 채널길이의 변화가 1nm정도일지라도 터널링 전류 비율은 크게 변화하는 것을 알 수 있었다.
그러나 채널두께가 1 nm와 2 nm일때는 증감비율이 거의 유사하다가 3 nm 일 경우 증감비율이 급격히 감소하고 있다는 것을 관찰할 수 있다. 즉, 그림 2와 그림 3에서 알 수 있듯이 상하단 게이트 산화막 두께 비에 대한 차단전류 중 터널링 전류비율은 채널길이와 채널두께가 감소할수록 큰 변화를 보이고 있었다.
대칭구조인 tox1 = tox2 근처에서 최소값을 보이다가 1 < tox2/tox1의 범위에서 다시 터널링 전류 비율은 증가하고 있다는 것을 알 수 있다. 채널길이가 5nm 정도로 짧아지면 상하단 산화막 두께비의 변화에 대하여 매우 민감하게 터널링 전류 비율이 변화하나 채널길이가 7 nm정도에서는 터널링 전류 비율이 상하단게이트 산화막 두께에 따라 변화하나 거의 10 % 미만의 비율을 보이고 있었다. 이와 같이 채널길이의 변화가 1nm정도일지라도 터널링 전류 비율은 크게 변화하는 것을 알 수 있었다.
결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 채널길이가 감소할수록 그리고 채널두께가 감소할수록 터널링 전류 비율은 크게 증가하였으며 채널도핑농도가 증가할수록 터널링 전류 비율은 크게 증가하였다. 특히 저 도핑되었을 경우, 전체 계산 영역에서 터널링 전류 변화율이 약 40 %까지 증가하는 것을 알 수 있다.
후속연구
이를 위하여 Ding 등이 사용한 급수형태의 전위분포를 이용할 것이다[3]. Ding 등은 단지 일정한 전하분포를 이용하여 포아송방정식을 풀었지만 본 연구에서는 실험값에 더욱 유사한 가우시안 분포함수를 이용할 것이다.
터널링 확률함수로는 수 나노미터까지 합당하게 사용가능한 WKB (Wentzel-Kramers-Brillouin) 근사를 이용하였다. 이와 같이 구한 터널링 전류가 전체 차단전류 중에 차지하는 비율을 상단과 하단의 게이트 산화막 두께비의 변화에 따라 분석함으로써 최적의 차단전류 최소화 조건을 구할 것이다.
질의응답
핵심어
질문
논문에서 추출한 답변
미세한 반도체기술이 필요한 이유는?
트랜지스터의 초미세화는 모바일 AP분야에서 경쟁이 격화되고 있는 실정이다. 미세한 반도체기술의 필요성은 고집적회로에서 저전력 소비의 장점을 갖기 때문이다. 전력소비의 최소화를 이루기 위하여 특히 차단전류의 극소화는 필연적으로 해결해야할 문제점으로 지적되고 있다.
채널도핑농도가 낮게 도핑 되었을 경우 터널링 전류 변화율은 얼마나 증가하는가?
채널길이가 감소할수록 그리고 채널두께가 감소할수록 터널링 전류 비율은 크게 증가하였으며 채널도핑농도가 증가할수록 터널링 전류 비율은 크게 증가하였다. 특히 저 도핑되었을 경우, 전체 계산 영역에서 터널링 전류 변화율이 약 40 %까지 증가하는 것을 알 수 있다. 상단과 하단 게이트 전압변화를 파라미터로 터널링 전류 변화를 관찰한 결과, 상단 또는 하단산화막 두께가 클 경우 상단 또는 하단 게이트 전압변화에 대한 터널링 전류 비율변화는 약 5 % 이내로 영향을 받는 것으로 나타났다.
터널링 전류 비율이 크게 증가할 때는?
결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 채널길이가 감소할수록 그리고 채널두께가 감소할수록 터널링 전류 비율은 크게 증가하였으며 채널도핑농도가 증가할수록 터널링 전류 비율은 크게 증가하였다. 특히 저 도핑되었을 경우, 전체 계산 영역에서 터널링 전류 변화율이 약 40 %까지 증가하는 것을 알 수 있다.
참고문헌 (6)
S.Agarwal, M.Bajaj, T.B.Hook, K.McStay, W.Wang and Y.Zhang, "Transistor Matching and Fin Angle Variation in FinFET Technology," IEEE Trans. on Electron Devices, vol.62, no.4, pp.1357-1359, April 2015.
G.Harutyunyan, G.Tshagharyan and Y.Zorian, "Test and repair methodology for FinFET-based memories," IEEE Trans. on Device and Materials Reliability, vol.15, no.1, pp.3-9, March 2015.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, March 2011.
Hakkee Jung, "Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function," J. of KIICE, vol.17, no.11, pp.2621-2626. Nov. 2013.
M.Stadele, "Influence of source-drain tunneling on the subthreshold behavior of sub-10 nm double gate MOSFETs," in Proc. Eur. Solid-State Device Research Conf.(ESSDERC), Florence, Italy, pp.135-138, 2002.
H.K.Jung and O.S.Kwon,"Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, Hong Kong: HK, vol.6, no.1, pp.299-302, 2014.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.