[논문]비대칭 DGMOSFET에서 터널링 전류가 채널길이에 따른 문턱전압이동에 미치는 영향

정학기

doi:10.6109/jkiice.2016.20.7.1311

비대칭 DGMOSFET에서 터널링 전류가 채널길이에 따른 문턱전압이동에 미치는 영향
Influence of Tunneling Current on Threshold voltage Shift by Channel Length for Asymmetric Double Gate MOSFET 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.20 no.7, 2016년, pp.1311 - 1316

정학기 (Department of Electronic Engineering, Kunsan National University)

초록
AI-Helper

본 연구에서는 단채널 비대칭 이중게이트 MOSFET의 채널길이에 따른 문턱전압이동에 터널링전류가 미치는 영향을 분석하고자 한다. 채널길이가 10 nm 이하로 감소하면 터널링 전류는 급격히 증가하여 문턱전압이동 등 2차효과가 발생한다. 단채널 효과를 감소시키기 위하여 개발된 비대칭 이중게이트 MOSFET의 경우에도 터널링 전류에 의한 문턱전압이동은 무시할 수 없게 된다. 차단전류는 열방사전류와 터널링 전류로 구성되어 있으며 채널길이가 작아질수록 터널링전류의 비율은 증가한다. 본 연구에서는 터널링 전류를 분석하기 위하여 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하였으며 채널 내 전위분포를 해석학적으로 유도하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 채널길이 가 작아질수록 터널링 전류의 영향에 의한 문턱전압이동이 크게 나타나고 있다는 것을 알 수 있었다. 특히 하단게이트 전압 등에 따라 터널링 전류에 의한 문턱전압 값은 변할지라도 문턱전압이동은 거의 일정하였다.

Abstract ▼ AI-Helper

This paper analyzes the influence of tunneling current on threshold voltage shift by channel length of short channel asymmetric double gate(DG) MOSFET. Tunneling current significantly increases by decrease of channel length in the region of 10 nm below, and the secondary effects such as threshold voltage shift occurs. Threshold voltage shift due to tunneling current is not negligible even in case of asymmetric DGMOSFET to develop for reduction of short channel effects. Off current consists of thermionic and tunneling current, and the ratio of tunneling current is increasing with reduction of channel length. The WKB(Wentzel-Kramers-Brillouin) approximation is used to obtain tunneling current, and potential distribution in channel is hermeneutically derived. As a result, threshold voltage shift due to tunneling current is greatly occurred for decreasing of channel length in short channel asymmetric DGMOSFET. Threshold voltage is changing according to bottom gate voltages, but threshold voltage shifts is nearly constant.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

FinFET와 구조적으로 유사한 트랜지스터가 이중게이트 MOSFET이다. 그러므로 본 연구에서는 다중게이트 구조 중 가장 간단한 이중게이트 MOSFET에 대한 터널링 전류의 영향을 고찰할 것이다[2,3]. 단채널효과 중 집적회로설계에 가장 큰 영향을 미치는 요소는 문턱전압이동이다.
본 연구에서는 단채널 비대칭 이중게이트 MOSFET의 채널길이에 따른 문턱전압이동에 터널링 전류가 미치는 영향을 분석하였다. 특히 채널길이가 10 nm 이하일 때 터널링 전류는 급격히 증가하며 이는 문턱전압의 변화를 야기시킨다.
그림 1에서 알 수 있듯이 차단전류를 구성하고 있는 열방사 전류와 터널링 전류는 포텐셜 에너지 분포에 따라 구성 비율이 변경될 것이며 이로 인하여 문턱전압도 채널크기 및 인가전압 조건 등에 따라 변화할 것이다. 본 연구에서는 이러한 차단전류 중 터널링 전류에 대한 채널길이에 따른 변화를 문턱전압이동의 관점에서 고찰하고자 한다. 먼저 식 (1)과 같은 포아송방정식을 이용하여 전위분포를 구한다.
문턱전압이동은 채널길이감소와 함께 필연적으로 발생하는 2차 효과로써 본 연구에서는 10 nm 이하 이중게이트 MOSFET의 경우, 터널링 전류가 문턱전압이동에 미치는 영향을 분석하였다. 특히 본 연구에서는 비대칭 구조의 이중게이트 MOSFET에 대하여 분석하였다. 비대칭 이중게이트 MOSFET의 문턱전압이동을 분석하기 위하여 차단전류를 구성하고 있는 열방사 전류와 터널링 전류를 분석하였으며 이 때 포아송방정식을 이용하여 해석학적 급수형 전위분포를 구하였다.

제안 방법

비대칭 이중게이트 MOSFET의 문턱전압이동을 분석하기 위하여 차단전류를 구성하고 있는 열방사 전류와 터널링 전류를 분석하였으며 이 때 포아송방정식을 이용하여 해석학적 급수형 전위분포를 구하였다. 급수형 전위 분포는 Ding 등에 의하여 구하여 사용하였으나 본 연구에서는 Ding 등과 달리 가우시안 분포의 전하분포를 이용한 급수형 전위분포를 구하여 사용하였다[4]. 터널링 전류를 구하기 위하여 WKB (Wentzel- Kramers – Brillouin)근사를 이용하였다[5].
전술한 바와 같이 본 연구에서는 전하분포를 실험값에 가장 유사한 가우스분포함수를 이용하여 표현하였다. 또한 폭 방향으로의 전위분포변화는 무시할 수 있을 정도로 작기 때문에 2차원적인 해석을 위하여 x와 y방향의 전위분포만을 해석하였다[6].
단채널효과 중 집적회로설계에 가장 큰 영향을 미치는 요소는 문턱전압이동이다. 문턱전압이동은 채널길이감소와 함께 필연적으로 발생하는 2차 효과로써 본 연구에서는 10 nm 이하 이중게이트 MOSFET의 경우, 터널링 전류가 문턱전압이동에 미치는 영향을 분석하였다. 특히 본 연구에서는 비대칭 구조의 이중게이트 MOSFET에 대하여 분석하였다.
본 연구에서는 차단 전류를 구하고 차단전류가 10-7A/μm일 때 상단 게이트 전압을 문턱전압으로 정의하고 터널링 전류의 유무에 따라 문턱전압이동의 변화를 채널길이에 따라 분석하였다.
터널링 전류를 구하기 위하여 WKB (Wentzel- Kramers – Brillouin)근사를 이용하였다[5]. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 전압을 달리 인가할 수 있으므로 본 연구에서는 채널길이에 대한 분석뿐만이 아니라 하단게이트 전압을 파라미터로 하여 비대칭 이중게이트 MOSFET의 문턱전압이동 현상을 분석하였다.
특히 본 연구에서는 비대칭 구조의 이중게이트 MOSFET에 대하여 분석하였다. 비대칭 이중게이트 MOSFET의 문턱전압이동을 분석하기 위하여 차단전류를 구성하고 있는 열방사 전류와 터널링 전류를 분석하였으며 이 때 포아송방정식을 이용하여 해석학적 급수형 전위분포를 구하였다. 급수형 전위 분포는 Ding 등에 의하여 구하여 사용하였으나 본 연구에서는 Ding 등과 달리 가우시안 분포의 전하분포를 이용한 급수형 전위분포를 구하여 사용하였다[4].
먼저 식 (1)과 같은 포아송방정식을 이용하여 전위분포를 구한다. 전술한 바와 같이 본 연구에서는 전하분포를 실험값에 가장 유사한 가우스분포함수를 이용하여 표현하였다. 또한 폭 방향으로의 전위분포변화는 무시할 수 있을 정도로 작기 때문에 2차원적인 해석을 위하여 x와 y방향의 전위분포만을 해석하였다[6].
특히 채널길이가 10 nm 이하일 때 터널링 전류는 급격히 증가하며 이는 문턱전압의 변화를 야기시킨다. 차단전류를 구성하고 있는 열방사 전류와 터널링 전류를 구하였으며 이를 위하여 포아송 방정식을 이용하여 해석학적 급수형 전위분포를 유도하였다. 본 연구에서는 터널링 전류를 분석하기 위하여 WKB 근사를 이용하였다.

이론/모형

차단전류를 구성하고 있는 열방사 전류와 터널링 전류를 구하였으며 이를 위하여 포아송 방정식을 이용하여 해석학적 급수형 전위분포를 유도하였다. 본 연구에서는 터널링 전류를 분석하기 위하여 WKB 근사를 이용하였다.
터널링 전류를 구하기 위하여 WKB (Wentzel- Kramers – Brillouin)근사를 이용하였다[5].

성능/효과

결과적으로 채널길이가 감소할수록 문턱전압이동이 터널링 전류에 의하여 크게 나타나고 있었다. 특히 5 nm정도로 채널길이가 감소할 경우, 문턱전압이동 현상은 트랜지스터 특성에 심각한 영향을 미칠 정도로 변화되는 것을 알 수 있었다.
그림 3(d)와 같이 채널길이가 10 nm 일 경우, 터널링 전류에 의한 문턱전압이동은 거의 미미하다는 것을 알 수 있다. 그러나 채널길이가 9 nm, 7nm로 감소할수록 터널링 전류에 의한 문턱전압이동을 나타내는 화살표의 길이는 크게 증가하다가 채널길이가 5 nm까지 감소하면 터널링 전류에 의하여 문턱전압이 크게 이동하고 있다는 것을 관찰할 수 있다. 다시 말하면 채널길이가 5 nm정도까지 감소하면 차단영역에서 터널링 전류가 열방사 전류보다 매우 크게 증가하므로 차단전류의 대부분을 터널링 전류가 차지하게 되며 이로 인하여 문턱전압이하 특성이 크게 변화한다는 것을 알 수 있다.
그러나 채널길이가 9 nm, 7nm로 감소할수록 터널링 전류에 의한 문턱전압이동을 나타내는 화살표의 길이는 크게 증가하다가 채널길이가 5 nm까지 감소하면 터널링 전류에 의하여 문턱전압이 크게 이동하고 있다는 것을 관찰할 수 있다. 다시 말하면 채널길이가 5 nm정도까지 감소하면 차단영역에서 터널링 전류가 열방사 전류보다 매우 크게 증가하므로 차단전류의 대부분을 터널링 전류가 차지하게 되며 이로 인하여 문턱전압이하 특성이 크게 변화한다는 것을 알 수 있다.
또한 그림 2(a)와 그림 2(b)를 비교해 보면 채널길이가 5 nm일 경우, 포텐셜 에너지의 형태가 더욱 뾰족한 모양으로 전환되는 것을 알 수 있다. 즉, 예측할 수 있듯이 채널길이가 감소할수록 터널링 전류는 증가할 것이다. 그러므로 열방사 전류와 터널링 전류는 채널길이가 감소할 때 증가하므로 결국 차단전류가 증가할 것이다.
결과적으로 채널길이가 감소할수록 문턱전압이동이 터널링 전류에 의하여 크게 나타나고 있었다. 특히 5 nm정도로 채널길이가 감소할 경우, 문턱전압이동 현상은 트랜지스터 특성에 심각한 영향을 미칠 정도로 변화되는 것을 알 수 있었다. 하단 게이트 전압이 증가하면 전체적인 문턱전압의 절대 값은 감소하나 채널길이 감소에 의한 문턱전압이동은 거의 동일하게 나타나고 있었다.
또한 문턱전압의 절대 값은 하단 게이트 전압 증가와 함께 감소하고 있었다. 특히 하단 게이트 전압의 증감에 무관하게 열방사 전류만 고려한 문턱전압과 터널링 전류까지 포함한 차단전류에 의하여 유도한 문턱전압의 차가 채널길이에 따라 거의 일정하다는 것을 알 수 있다. 다시 말하면 하단 게이트 전압에 따라 문턱전압의 절대 값이 감소할지라도 열방사 전류와 터널링 전류에 의한 문턱전압의 차는 일정하다는 것을 알 수 있다.
특히 5 nm정도로 채널길이가 감소할 경우, 문턱전압이동 현상은 트랜지스터 특성에 심각한 영향을 미칠 정도로 변화되는 것을 알 수 있었다. 하단 게이트 전압이 증가하면 전체적인 문턱전압의 절대 값은 감소하나 채널길이 감소에 의한 문턱전압이동은 거의 동일하게 나타나고 있었다. 즉, 하단 게이트 전압 변화에 대한 문턱전압이동은 거의 일정하였다.

후속연구

즉, 하단 게이트 전압 변화에 대한 문턱전압이동은 거의 일정하였다. 이상의 결과는 향후 10 nm 이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 설계 시 기본 자료로 활용될 수 있으리라 사료된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	단채널 비대칭 이중게이트 MOSFET에서 채널길이가 10 nm 이하로 감소하면 발생하는 현상은?	본 연구에서는 단채널 비대칭 이중게이트 MOSFET의 채널길이에 따른 문턱전압이동에 터널링전류가 미치는 영향을 분석하고자 한다. 채널길이가 10 nm 이하로 감소하면 터널링 전류는 급격히 증가하여 문턱전압이동 등 2차효과가 발생한다. 단채널 효과를 감소시키기 위하여 개발된 비대칭 이중게이트 MOSFET의 경우에도 터널링 전류에 의한 문턱전압이동은 무시할 수 없게 된다.
	FinFET의 장점은?	새로운 구조 중에 가장 많은 관심을 가지고 개발된 트랜지스터가 FinFET이다. FinFET는 채널주변에 게이트의 수를 증가시키는 효과가 있어 채널 내 캐리어의 흐름을 제어하는 능력이 증가한다는 장점이 있다. 이미 메이저 업체에서는 FinFET를 이용한 시스템반도체 제 작 및 상용화에 착수하였으며 이 또한 초소형화의 경쟁 에 접어들었다.
	단채널효과 중 집적회로설계에 가장 큰 영향을 미치는 요소는?	그러므로 본 연구에서는 다중게이트 구조 중 가 장 간단한 이중게이트 MOSFET에 대한 터널링 전류의 영향을 고찰할 것이다[2,3]. 단채널효과 중 집적회로설계에 가장 큰 영향을 미치는 요소는 문턱전압이동이다. 문턱전압이동은 채널길이감소와 함께 필연적으로 발생 하는 2차 효과로써 본 연구에서는 10 nm 이하 이중게이트 MOSFET의 경우, 터널링 전류가 문턱전압이동에 미치는 영향을 분석하였다.

참고문헌 (10)

Bodnara, 10 nm FinFET added to Samsung Foundry's Process Roadmap [internet]. http://www.bodnara.co.kr/bbs/article.html?num124108.
W.S.Cho and K.Roy, "The Effects of Direct Source-to-Drain Tunneling and Variation in the Body Thickness on (100) and (110) Sub-10-nm Si Double-Gate Transistors," IEEE Electron Device Letters, vol. 36, no. 5, pp. 427-429, May 2015.

상세보기
N. Bagga and S.K. Sarkar, "An Analytical Model for Tunnel Barrier Modulation in Triple Metal Double Gate TFET," IEEE Trans. Electron Devices, vol. 62, no. 7, pp. 2136-2142, July 2015.

상세보기
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang, "An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol. 42, pp. 515-519, March 2011.

상세보기
L.D.Landau and E.M.Lifshitz, Quantum Mechanics, Addison-Wesley, Reading Mass., p.174, 1958.
D.S.Havaldar, G.Katti, N.DasGupta and A.DasGupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. on Electron Devices, vol. 53, no. 4, pp. 737-741, April 2006.

상세보기
H.K.Jung, "Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function," J. of KIICE, vol. 17, no. 11, pp. 2621-2626, Nov. 2013.
Q.Chen, B.Agrawal and J.D.Meindl, "A Comprehensive Analytical Subthreshold Swing(S) Model for Double-Gate MOSFETs," IEEE Trans. Electron Devices, vol. 49, no.6, pp.1086-1090, June 2002.

상세보기
M.Stadele, "Influence of source-drain tunneling on the subthreshold behavior of sub-10 nm double gate MOSFETs," in Proc. Eur. Solid-State Device Research Conf.(ESSDERC), Florence, Italy, pp. 135-138, 2002.
H.K.Jung and O.S.Kwon, "Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, Hong Kong:HK, vol. 6, no. 1, pp. 299-302, 2014.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증