$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

멀티 핀/핑거 FinFET 트랜지스터의 열 저항 해석과 모델링
Analysis and modeling of thermal resistance of multi fin/finger FinFETs 원문보기

Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.53 no.8 = no.465, 2016년, pp.39 - 48  

장문용 (성균관대학교 정보통신대학) ,  김소영 (성균관대학교 정보통신대학)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 소스와 드레인의 구조가 육각형인 FinFET에서 구조 변수 및 핀/핑거 개수 증가에 따른 열 저항 모델을 제안한다. 소자의 크기가 감소하여 발열 효과 및 열 특성의 영향이 커졌으며, 이를 분석하기 위해 소자의 열 저항은 중요한 요소이다. 열 저항 모델은 소자에서 열이 생성되는 열원과 열이 빠져나가는 contact를 설정했으며, 도메인은 열원과 4 부분의 소스, 드레인, 게이트, 서브스트레이트 contact를 통해 나누어진다. 또 각각의 contact 열 저항 모델은 TCAD의 시뮬레이션 결과의 온도 및 열 흐름을 분석하여 해석이 용이한 형태로 세분화하였다. 도메인들은 그 구조에 따라 구조 변수를 통한 적분 및 등각 매핑 방식을 기반으로 모델링하였다. 먼저 싱글 핀으로 열 저항을 분석하여 모델링하였으며, 멀티 핀/핑거의 열 저항 모델의 정확도를 높이기 위해 채널증가에 따른 파라미터의 변화를 적용하였다. 제안한 열 저항 모델은 3D Technology CAD 시뮬레이션을 해석하여 얻은 열 저항 결과와 비교하였으며, 싱글 핀 및 멀티 핀의 전체 열 저항 모델은 3 % 이하의 오차를 얻었다. 제안한 열 저항은 핀/핑거 개수의 증가에 따른 열 저항을 예측할 수 있으며, 발열효과 및 열 특성 분석을 계산하여 회로 특성을 개선할 수 있다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, we propose thermal resistance compact model of FinFET structure that has hexagon shaped source/drain. The heating effect and thermal properties were increased by reduced size of the device, and thermal resistance is an important factor to analyze the effect and the properties. The hea...

주제어

#Thermal Resistance   #FinFET   #modeling  

질의응답

핵심어 질문 논문에서 추출한 답변
FinFET의 장점은? FinFET(Fin Field Effect Transistor)은 게이트 제어 및 누설전류 감소, SCE(Short Channel Effect) 문제점 해결에 효과적이며, 차세대 소자로 선택되었다[1]. 현재 FinFET 소자는 22 nm에서 16 nm, 10 nm 등 점점 공정 스케일을 다운시키는 소자의 연구가 진행 되고 있다[2].
BSIM-CMG란? 따라서 회로의 발열 특성을 분석하기 위해 열 저항 모델에 대한 연구가 필요하다[10～12]. BSIM-CMG는 버클리에서 개발한 멀티 게이트 트랜지스터의 압축 모델로 열저항 수식은 실험에 의한 기본 값으로 설정되어 있으며 단순히 핀과 핑거의 증가에 대해 선형적으로 증가한다.[13] TCAD의 결과와 비교하였을 경우, 이는 정확한 값이 아니며 기본 소자 및 핀/핑거 개수의 증가에 따른 파라미터의 영향을 고려하여 열 저항 모델을 개발해야 한다.
현재 FinFET 소자의 공정 스케일을 다운시킬 때 어떠한 현상이 발생하는가? 현재 FinFET 소자는 22 nm에서 16 nm, 10 nm 등 점점 공정 스케일을 다운시키는 소자의 연구가 진행 되고 있다[2]. 공정 스케일이 줄어듦에 따라 열 저항과 열량이 커져 발열 효과로 인한 온도의 영향이 커지게 된다[3]. 또한 FinFET의 3차원 구조의 특성은 기판의 열 커플링이 감소하며 발열 효과의 영향을 증대시킨다[4～5] .
질의응답 정보가 도움이 되었나요?

참고문헌 (17)

  1. C. Auth et al., "A 22nm High Performance and Low Power CMOS Technology Featuring Fully-Depleted Tri-Gate Transistor, Self-Aligned Contacts and High Density MIM Capacitors", Symposium on VLSI Technology, pp. 131-132, June. 2012. 

  2. K. K, Choe, K. W Kwon, S. Y. Kim, "Circuit Performance Prediction of Scaled FinFET Following ITRS Roadmap based on Accurate Parasitic Compact Model", The Institute of Electronics Engineers of Korea, vol 52, pp. 33-46, Oct. 2015. 

  3. E. Pop, R. Dutton and K. Goodson, "Thermal Analysis of Ultra-Thin Body Device Scaling", Electron Devices Meeting, Technical Digest, IEEE International, pp. 36.6.1-36.6.4, Dec. 2003. 

  4. S. Kumar et al., "Self-consistent and efficient electro-thermal analysis for poly/metal gate FinFETs", IEDM Tech. Dig, pp. 1-4, Dec. 2006. 

  5. H. Gossner et al., "Unique ESD failure mechanism in a MuGFET technology", IEDM Tech. Dig, pp. 1-4, Dec. 2006. 

  6. B. M. Tenbroek, M. S. L. Lee, W. Redman-White, J. T. Bunyan, and M. J. Uren, "Self-heating effects in SOI MOSFETs and their measurement by small signal conductance techniques" IEEE Trans. Electron Devices, vol. 43, no. 12, pp. 2240-2248, Dec. 1996. 

    상세보기 crossref

  7. J. H. Kim. S. Y Kim, "The Effect of Contact Boundary on Bulk Resistance in Hexagonal Shaped Source/Drain in FinFETs", International Technical Conference on Circuits Systems-Computers and Communications, pp. 366-369, June. 2015. 

  8. J. C. Guo, "Halo and LDD Engineering for Multiple VTH High Performance Analog CMOS Devices", IEEE Trans on Semiconductor Manufacturing, vol. 20, no. 3, pp. 313-322, Aug. 2007. 

    상세보기 crossref

  9. M. M. Frank, "High-k/metal gate innovations enabling continued CMOS scaling", 2011 Proceedings of ESSDERC, pp. 25-33, Sept. 2011. 

  10. S. Kolluri, K. Endo, E. Suzuki, K. Banerjee, "Modeling and Analysis of Self-Heating in FinFET Devices for Improved Circuit and EOS/ESD Performance", IEEE International Electron Devices Meeting, pp. 177-180, Dec. 2007. 

  11. S. Makovejev, S Olsen, J. P. Raskin "RF Extraction of Self-Heating Effects in FinFETs", IEEE Transactions on Electron Devices, vol. 58, no. 10, pp. 3335-3341, Oct. 2011. 

    상세보기 crossref

  12. U. S. Kumar, V. R. Rao, "A Thermal-Aware Device Design Considerations for Nanoscale SOI and Bulk FinFETs", Electron Devices, IEEE Transactions on, vol. 63, pp. 280-287, Dec. 2015. 

  13. BSIM-CMG108.0.0 Technical Manual, Aug. 2014. 

  14. TCAD Sentaurus User's Guide, Synopsys. 

  15. P. M. Hall, "Resistance calculations for thin film patterns" Thin Solid Films, pp. 277-295, Sept. 1967. 

  16. Ivanov, Valentin I., and M. K. Trubetskov. Handbook of conformal mapping with computer-aided visualization. CRC press, 1994. 

  17. N Lu, S. J. Lee, R. A. Wachnik, "Symmetry Breaking in the Drain Current of Multi-Finger Transistors", Custom Integrated Circuits Conference IEEE, pp. 1-4, Sept. 2015. 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로