[논문]지역성을 이용한 하이브리드 메모리 페이지 교체 정책

정보성; 이정훈

doi:10.14372/iemek.2017.12.3.169

[국내논문] 지역성을 이용한 하이브리드 메모리 페이지 교체 정책
Page Replacement Policy of DRAM&PCM Hybrid Memory Using Two Locality 원문보기

대한임베디드공학회논문지 = IEMEK Journal of embedded systems and applications, v.12 no.3, 2017년, pp.169 - 176

정보성 (GyeongSang National University) , 이정훈 (GyeongSang National University (ERI))

Abstract ▼ AI-Helper

To replace conventional DRAM, many researches have been done on nonvolatile memories. The DRAM&PCM hybrid memory is one of the effective structure because it can utilize an advantage of DRAM and PCM. However, in order to use this characteristics, pages can be replaced frequently between DRAM and PCM. Therefore, PCM still has major problem that has write-limits. Therefore, it needs an effective page management method for exploiting each memory characteristics dynamically and adaptively. So we aim reducing an average access time and write count of PCM by utilizing two locality for an effective page replacement. We proposed a page selection algorithm which is recently requested to write in DRAM and an algorithm witch uses two locality in PCM. According to our simulation, the proposed algorithm for the DRAM&PCM hybrid can reduce the PCM write count by around 22% and the average access time by 31% given the same PCM size, compared with CLOCK-DWF algorithm.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 고성능 하이브리드 메모리를 위한 새로운 페이지 운용 정책을 제안하였다. 제안된 방법은 최하위 계층으로부터 요청된 페이지 및 쓰기 요청의 시간 지역성을 가지는 PCM의 페이지는 DRAM에서 관리하게 되며, PCM은 쓰기 요청의 공간 지역성 및 DRAM으로부터 추출된 페이지들을 관리하게 된다.
DRAM은 PCM과 동일한 페이지 크기를 가지는 1Gbit를 사용하였다. 본 논문에서 PCM에 제안된 효과적인 공간 지역성을 위한 쓰기 요청의 블록 크기 선택하기 위해 성능평가를 하였다. 그림 3은 제안된 하이브리드 메모리의 PCM 페이지 내의 블록쓰기 (block_write) 횟수 와 페이지 쓰기 (page_write) 횟수의 평균을 나타낸 그림이다.
이를 해결하기 위한 최선의 방법중 하나가 프로그램 수행시 적합한 지역성을 이용한 페이지 교체 정책이다. 본 논문에서는 PCM과 DRAM의 효과적인 페이지 교체를 위하여, DRAM에 최하위 계층에서 요청된 페이지와 PCM에서 쓰기 요청에 대한 시간 지역성을 가지는 페이지를 저장하게 하였으며, PCM에서는 DRAM과 빈번한 페이지 교체를 줄이기 위하여 쓰기 요청에 대한 공간 지역성이 높은 페이지를 제한된 블록단위로 쓰기를 수행하였다. 이러한 페이지 교체 알고리즘을 제안함으로 PCM &DRAM 하이브리드 메모리의 성능향상을 도모하였다.
본 논문에서는 현재 차세대 메모리로 주목받고 있는 비휘발성 메모리인 PCM을 DRAM 대체 메모리로 사용하기 위한 PCM&DRAM 하이브리드 메모리의 페이지 정책을 제안하였다.
본 논문의 주목적은 DRAM과 PCM의 하이브리드 구조에 효과적인 페이지 관리를 위한 새로운 알고리즘을 제안함으로써 차세대 고성능 메인 메모리 구현에 그 목적을 두고 있다.

가설 설정

DRAM과 PCM은 4개의 페이지를 가진다고 가정하였으며, PCM의 쓰기 접근 블록은 4개의 블록이 한 페이지를 이룬다고 가정하였다 그리고 모든 페이지는 읽기 혹은 쓰기 요청이 한번 (DR='1', PR='1')은 발생하였다고 가정하였다.

제안 방법

본 논문에서는 제안된 페이지 교체 알고리즘의 효과적인 성능평가를 위해 평균 메모리 접근 시간과 에너지 소비를 측정하였다. 하이브리드 메모리의 평균 메모리 접근 시간을 위해 접근 실패시, 최하위 계층 메모리 접근 시간은 툴 [14]을 이용하여 구하였으며, 본 논문에서는 15ms로 정의 하였다.
여기서 블록 쓰기란 PCM의 한 페이지는 n개의 작은 블록으로 구성되며, 구성된 작은 블록에 한번만 쓰기 요청이 수행된 것을 의미하며, 페이지 쓰기는 DRAM과 PCM의 페이지 교체 및 DRAM으로부터 PCM에 페이지 단위로 쓰기가 수행되는 것을 의미한다. 쓰기접근 블록은 캐시 메모리 블록 크기인 64byte부터 하드디스크 섹터 크기인 512byte까지 시행 하였다. 그림 3에서 보듯이 제안된 하이브리드 메모리에서 64byte 블록 크기에서 페이지 쓰기는 다른 블록 크기에 비해 평균 25%을 줄인 반면, 블록 쓰기는 256byte와 512byte에 비해 64byte 블록이 약 92% 많이 발생 하였으며, 128byte에 비해 70% 더 많이 발생하였다.
본 논문에서는 PCM과 DRAM의 효과적인 페이지 교체를 위하여, DRAM에 최하위 계층에서 요청된 페이지와 PCM에서 쓰기 요청에 대한 시간 지역성을 가지는 페이지를 저장하게 하였으며, PCM에서는 DRAM과 빈번한 페이지 교체를 줄이기 위하여 쓰기 요청에 대한 공간 지역성이 높은 페이지를 제한된 블록단위로 쓰기를 수행하였다. 이러한 페이지 교체 알고리즘을 제안함으로 PCM &DRAM 하이브리드 메모리의 성능향상을 도모하였다.
따라서 본 논문에서는 고성능 하이브리드 메모리를 위한 새로운 페이지 운용 정책을 제안하였다. 제안된 방법은 최하위 계층으로부터 요청된 페이지 및 쓰기 요청의 시간 지역성을 가지는 PCM의 페이지는 DRAM에서 관리하게 되며, PCM은 쓰기 요청의 공간 지역성 및 DRAM으로부터 추출된 페이지들을 관리하게 된다.
제안된 하이브리드 메모리의 PCM은 참조가 발생한 페이지를 나타내는 Reference 비트 (PCM_R, PR), 공간적 지역성의 쓰기 요청 접근 횟수를 나타내는 Dirty_Count 비트 (DC) 그리고 페이지 내의 쓰기 요청이 발생한 작은 블록을 나타내는 블록 Dirty 비트 (Block_Dirty ,BD)들로 구성된다. 만약 제안된 쓰기 요청 블록이 64byte라면 한 페이지에 64개의 DB 비트들을 가지며, DC는 8비트로 구성되어진다.
본 논문에서는 제안된 페이지 교체 알고리즘의 효과적인 성능평가를 위해 평균 메모리 접근 시간과 에너지 소비를 측정하였다. 하이브리드 메모리의 평균 메모리 접근 시간을 위해 접근 실패시, 최하위 계층 메모리 접근 시간은 툴 [14]을 이용하여 구하였으며, 본 논문에서는 15ms로 정의 하였다. 그림 4는 제안된 하이브리드 메모리의 다양한 PCM 블록에 대한 평균 메모리 접근 시간을 나타낸 그림이다.

대상 데이터

본 논문에서는 성능평가를 위하여 Spec CPU 2006벤치마크를 Cachegrind [13]를 수정하여 메모리에 접근하는 1억 개의 데이터의 주소를 사용하였다. DRAM과 PCM의 파라미터는 표.
1과 같다. 성능 평가를 위하여 본 논문에서는 제안된 하이브리드 메모리의 크기는 4Gbit의 PCM을 사용하였다. DRAM은 PCM과 동일한 페이지 크기를 가지는 1Gbit를 사용하였다.

성능/효과

반면, astar, mcf 그리고 milc에서는 효과적인 성능향상을 보이고 있다. 결론적으로 이러한 성능향상은 각각 CLOCK-DWF에 비해 약 70%, 23% 그리고 67%의 PCM의 페이지 쓰기를 줄인 것으로 나타났다.
쓰기접근 블록은 캐시 메모리 블록 크기인 64byte부터 하드디스크 섹터 크기인 512byte까지 시행 하였다. 그림 3에서 보듯이 제안된 하이브리드 메모리에서 64byte 블록 크기에서 페이지 쓰기는 다른 블록 크기에 비해 평균 25%을 줄인 반면, 블록 쓰기는 256byte와 512byte에 비해 64byte 블록이 약 92% 많이 발생 하였으며, 128byte에 비해 70% 더 많이 발생하였다. 이는 제안된 페이지 교체 알고리즘에서 64byte의 블록 크기가 PCM과 DRAM의 페이지 교체 효과적으로 줄이는 크기를 의미한다.
먼저, PCM은 낸드 플래시에 비해 긴 수명을 가지고 있지만, 여전히 제한적인 쓰기 동작 횟수 (10⁷-10⁸)를 가지고 있다. 둘째, PCM은 DRAM에 비해 읽기/쓰기 동작에서 높은 지연시간을 가진다. PCM의 읽기 동작 시간은 DRAM에 비해 약 1~2배정도 느리며, 쓰기 동작은 약 5~10배 느린 접근시간을 가진다 [4].
시뮬레이션 결과, 64byte 블록 크기에서 mcf와 lbm은 쓰기 요청에 대해 높은 쓰기공간 지역성과 더불어 읽기 요청에 대한 높은 접근을 보였다. 따라서 64byte 블록을 가지는 구조에서는 다른 블록 크기에 비해 PCM에서 많은 쓰기 요청후 DRAM으로 페이지 교체가 발생하여 다른 블록에 비해 높은 쓰기 지연 시간이 발생하였다. 더욱이 64byte 블록 크기를 가지는 구조는 그 페이지를 PCM에 오래 저장하게 된다.
더욱이 DRAM은 PCM과 달리 쓰기 제한이 없기 때문에 최하위 계층으로부터 요청된 페이지를 우선적으로 DRAM에 저장 및 프로그램 수행시 다양한 특성을 판단 할 수 있기 때문에 PCM의 가장 큰 단점인 쓰기 동작 횟수 효과적으로 줄일 수 있다. 따라서 하이브리드 메모리 구조에서 DRAM은 최하위 계층으로부터 요청된 페이지 및 빈번하게 쓰기 동작이 발생하는 페이지를 저장하는 것이 효과적이며, PCM의 읽기 동작 시간이 DRAM과 비슷하기 때문에 읽기 요청이 발생하는 페이지를 저장하는 것이 효과적이다.
그림 4와 그림 5에서 보듯이 제안된 하이브리드 메모리 구조에서 mcf와 lbm을 제외한 나머지 밴치마크에서 PCM이 64Byte의 블록 크기 접근이 이루어 질 때 다른 블록 크기들에 비해 좋은 성능향상을 보이고 있다. 시뮬레이션 결과, 64byte 블록 크기에서 mcf와 lbm은 쓰기 요청에 대해 높은 쓰기공간 지역성과 더불어 읽기 요청에 대한 높은 접근을 보였다. 따라서 64byte 블록을 가지는 구조에서는 다른 블록 크기에 비해 PCM에서 많은 쓰기 요청후 DRAM으로 페이지 교체가 발생하여 다른 블록에 비해 높은 쓰기 지연 시간이 발생하였다.
이는 다른 블록크기들에 비해 쓰기 요청된 페이지가 PCM에서 희생 페이지로 선택될 확률이 더 높다. 시뮬레이션 결과, 64byte의 블록 크기가 다른 블록 크기에 비해 다소 높은 메모리 접근 실패율을 보였다.
제한된 하이브리드 메모리는 CLOCK–DWF에 비해 약 평균 30%의 메모리 접근 시간을 줄였다. 시뮬레이션 결과, 제한된 하이브리드 메모리 구조가 CLOCK-DWF에 비해 평균 페이지 쓰기 동작을 약 22% 줄였으며, 전체 메모리 접근 실패율에서는 평균 5%의 성능 향상을 이루었다. 그림 6에서 보듯이 lbm을 제외한 모든 밴치마크에서 좋은 성능을 보이고 있다.
lbm에서 CLOCK- DWF보다 낮은 성능을 보이는 것은 앞서 언급한 것처럼, lbm의 특성에 의한 것으로, 비슷한 특성을 가지는 mcf에 비해 블록 크기변화에 lbm이 더 민감하기 때문이다. 실제 제안된 구조에서 lbm은 CLOCK-DWF에 비해 약 40%의 높은 페이지 쓰기 동작을 가졌다. 반면, astar, mcf 그리고 milc에서는 효과적인 성능향상을 보이고 있다.
그림 3에서 보듯이 제안된 하이브리드 메모리에서 64byte 블록 크기에서 페이지 쓰기는 다른 블록 크기에 비해 평균 25%을 줄인 반면, 블록 쓰기는 256byte와 512byte에 비해 64byte 블록이 약 92% 많이 발생 하였으며, 128byte에 비해 70% 더 많이 발생하였다. 이는 제안된 페이지 교체 알고리즘에서 64byte의 블록 크기가 PCM과 DRAM의 페이지 교체 효과적으로 줄이는 크기를 의미한다.
제한된 하이브리드 메모리는 CLOCK–DWF에 비해 약 평균 30%의 메모리 접근 시간을 줄였다.

질의응답

핵심어	질문	논문에서 추출한 답변
	PCM의 성능향상을 위한 대표적인 방법에는 무엇이 있는가?	PCM의 성능향상을 위한 대표적인 방법으로 PCM 셀의 자체 수명 연장하는 쓰기 동작 평준화 기법 (Wear Leveling)과 구조적인 방법인 하이브리드 구조가 대표적이다. Wear Leveling 기법은 PCM에 빈번하게 쓰기 동작을 요청하는 특정 페이지 혹은 블록에 대하여 쓰기 횟수를 제한하므로 PCM의 수명 연장을 도울 수 있다 [5-7].
	Wear Leveling 기법에서는 무엇을 통해 PCM의 수명 연장을 도울 수 있는가?	PCM의 성능향상을 위한 대표적인 방법으로 PCM 셀의 자체 수명 연장하는 쓰기 동작 평준화 기법 (Wear Leveling)과 구조적인 방법인 하이브리드 구조가 대표적이다. Wear Leveling 기법은 PCM에 빈번하게 쓰기 동작을 요청하는 특정 페이지 혹은 블록에 대하여 쓰기 횟수를 제한하므로 PCM의 수명 연장을 도울 수 있다 [5-7]. 하지만, 이 기법은 단지 PCM의 제한된 쓰기 동작에 효과적이지만, 여전히 쓰기 및 읽기 동작에 대한 성능개선은 이루어지지 않는다.
	DRAM의 단점은 무엇인가?	오늘날 컴퓨팅 시스템의 주 메모리로 빠른 접근 시간과 낮은 가격의 장점을 가지는 DRAM이 대표적이다. 하지만 집적도의 한계와 더불어 데이터 유지를 위한 높은 에너지 소비를 가지는 단점을 가진다. 더욱이 오늘날 휴대용 스마트 기기 시장의 급속한 성장과 소셜 네트워크의 등장으로 개인용 데이터 저장 요구와 수요가 지속적으로 증가하고 있다[1].

참고문헌 (14)

Next Generation Nonvolatile Memory Semiconductor Technology Trend, http://www.epnc.co.kr/news/articleView.html?idxno58446.
Y. Xie, "Future Memory and Interconnect Technologies," Proceedings of Design, Automation and test in Europe Conference and .Exhibition, pp. 964-969, 2013.
S. Mittal, J. S. Vetter, "A Survey of Software Techniques for Using Non-volatile Memoryes for Storage and Main Memory Systems," IEEE Transactions on Parallel and Distributed Systems, Vol. 27, No. 5, pp. 1537-1550, 2016.

상세보기
B. Jung, J. Lee, "Analysis on the Effectiveness of the Filter Buffer for Low Power NAND Flash Memory," IEMEK J. Embed. Syst. Appl., Vol. 7, No. 4, pp. 201-207, 2012 (in Korea).

원문보기 상세보기
A. N. Jacobvite, R. Calderbank, D. J. Sorin, "Coset Coding to Extend the Lifetime of Memory," Proceedings of IEEE International Symposium on High Performance Computer Architecture, pp. 222-233, 2013.
R. Maddah, S. M. Seyedzadeh, "CAFO: Cost Aware Flip Optimization for Asymmetric Memoryes," Proceedings of the IEEE 21st International Symposium on High Performance Computer Architecture, pp. 320-330, 2015.
S. Im, D. Shin, "Differentiated Space Allocation for Wear Leveling on Phase-change Memory-based Storage Device," IEEE Transactions on Consumer Electronics, Vol. 60, No. 1, pp. 45-51, 2014.

상세보기
M. K. Qureshi, V. Srinivasan, J. A. Rivers, "Scalable High Performance Main Memory System Using Phase Change Memory Technology," ACM SIGARCH Computer Architecture News, Vol. 37, No. 3, pp. 24-33, 2009.

상세보기
K. Park, S. Yoon, S. Kim, "Selective Data Buffering Module for Unified Hybrid Storage System," Proceedings of the IEEE/ACIS 14th International Conference on Computer and Information Science, pp. 173-178, 2015.
G. Dhiman, R Ayoub, T. Rosing, "PDRAM: A Hybrid PRAM and DRAM Main Memory System," Proceedings of Design Automation Conference, pp. 664-669, 2009.
S. Lee, H. Bahn, S. H. Noh, "CLOCKDWF: A Write-History-Aware Page Replacement Algorithm for Hybrid PCM and DRAM Memory Architecture," IEEE Transactions on Computers, Vol. 63. No. 9, pp. 2187- 2200, 2013.
M. Lee, D.H. Kang, J. King, "M-CLOCK: Migration-optimized Page Replacement Algorithm for Hybrid DRAM and PCM Memory Architecture," Proceedings of the ACM Symposium on Applied Computing, pp. 2001-2006, 2015.
N. Nethercote, J. Seward, "Valgrind: A Program Supervision Framwork," Elsevier Electonc Notes in Theoretical Computer Science, Vol. 89, No. 2, pp. 44-66, 2003.

상세보기
HD Tune Pro, http://www.hdtune.com

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증