최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기대한임베디드공학회논문지 = IEMEK Journal of embedded systems and applications, v.12 no.3, 2017년, pp.169 - 176
정보성 (GyeongSang National University) , 이정훈 (GyeongSang National University (ERI))
To replace conventional DRAM, many researches have been done on nonvolatile memories. The DRAM&PCM hybrid memory is one of the effective structure because it can utilize an advantage of DRAM and PCM. However, in order to use this characteristics, pages can be replaced frequently between DRAM and PCM...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
PCM의 성능향상을 위한 대표적인 방법에는 무엇이 있는가? | PCM의 성능향상을 위한 대표적인 방법으로 PCM 셀의 자체 수명 연장하는 쓰기 동작 평준화 기법 (Wear Leveling)과 구조적인 방법인 하이브리드 구조가 대표적이다. Wear Leveling 기법은 PCM에 빈번하게 쓰기 동작을 요청하는 특정 페이지 혹은 블록에 대하여 쓰기 횟수를 제한하므로 PCM의 수명 연장을 도울 수 있다 [5-7]. | |
Wear Leveling 기법에서는 무엇을 통해 PCM의 수명 연장을 도울 수 있는가? | PCM의 성능향상을 위한 대표적인 방법으로 PCM 셀의 자체 수명 연장하는 쓰기 동작 평준화 기법 (Wear Leveling)과 구조적인 방법인 하이브리드 구조가 대표적이다. Wear Leveling 기법은 PCM에 빈번하게 쓰기 동작을 요청하는 특정 페이지 혹은 블록에 대하여 쓰기 횟수를 제한하므로 PCM의 수명 연장을 도울 수 있다 [5-7]. 하지만, 이 기법은 단지 PCM의 제한된 쓰기 동작에 효과적이지만, 여전히 쓰기 및 읽기 동작에 대한 성능개선은 이루어지지 않는다. | |
DRAM의 단점은 무엇인가? | 오늘날 컴퓨팅 시스템의 주 메모리로 빠른 접근 시간과 낮은 가격의 장점을 가지는 DRAM이 대표적이다. 하지만 집적도의 한계와 더불어 데이터 유지를 위한 높은 에너지 소비를 가지는 단점을 가진다. 더욱이 오늘날 휴대용 스마트 기기 시장의 급속한 성장과 소셜 네트워크의 등장으로 개인용 데이터 저장 요구와 수요가 지속적으로 증가하고 있다[1]. |
Next Generation Nonvolatile Memory Semiconductor Technology Trend, http://www.epnc.co.kr/news/articleView.html?idxno58446.
Y. Xie, "Future Memory and Interconnect Technologies," Proceedings of Design, Automation and test in Europe Conference and .Exhibition, pp. 964-969, 2013.
S. Mittal, J. S. Vetter, "A Survey of Software Techniques for Using Non-volatile Memoryes for Storage and Main Memory Systems," IEEE Transactions on Parallel and Distributed Systems, Vol. 27, No. 5, pp. 1537-1550, 2016.
A. N. Jacobvite, R. Calderbank, D. J. Sorin, "Coset Coding to Extend the Lifetime of Memory," Proceedings of IEEE International Symposium on High Performance Computer Architecture, pp. 222-233, 2013.
R. Maddah, S. M. Seyedzadeh, "CAFO: Cost Aware Flip Optimization for Asymmetric Memoryes," Proceedings of the IEEE 21st International Symposium on High Performance Computer Architecture, pp. 320-330, 2015.
S. Im, D. Shin, "Differentiated Space Allocation for Wear Leveling on Phase-change Memory-based Storage Device," IEEE Transactions on Consumer Electronics, Vol. 60, No. 1, pp. 45-51, 2014.
M. K. Qureshi, V. Srinivasan, J. A. Rivers, "Scalable High Performance Main Memory System Using Phase Change Memory Technology," ACM SIGARCH Computer Architecture News, Vol. 37, No. 3, pp. 24-33, 2009.
K. Park, S. Yoon, S. Kim, "Selective Data Buffering Module for Unified Hybrid Storage System," Proceedings of the IEEE/ACIS 14th International Conference on Computer and Information Science, pp. 173-178, 2015.
G. Dhiman, R Ayoub, T. Rosing, "PDRAM: A Hybrid PRAM and DRAM Main Memory System," Proceedings of Design Automation Conference, pp. 664-669, 2009.
S. Lee, H. Bahn, S. H. Noh, "CLOCKDWF: A Write-History-Aware Page Replacement Algorithm for Hybrid PCM and DRAM Memory Architecture," IEEE Transactions on Computers, Vol. 63. No. 9, pp. 2187- 2200, 2013.
M. Lee, D.H. Kang, J. King, "M-CLOCK: Migration-optimized Page Replacement Algorithm for Hybrid DRAM and PCM Memory Architecture," Proceedings of the ACM Symposium on Applied Computing, pp. 2001-2006, 2015.
N. Nethercote, J. Seward, "Valgrind: A Program Supervision Framwork," Elsevier Electonc Notes in Theoretical Computer Science, Vol. 89, No. 2, pp. 44-66, 2003.
HD Tune Pro, http://www.hdtune.com
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.