저감된 DC Link Capacitor 부피를 가지는 역률 개선 Valley-Fill Flyback 컨버터의 설계 및 구현 Practical Design and Implementation of a Power Factor Correction Valley-Fill Flyback Converter with Reduced DC Link Capacitor Volume원문보기
For passive power factor correction, the valley fill circuit approach is attractive for low power applications because of low cost, high efficiency, and simple circuit design. However, to vouch for the product quality, two dc-link capacitors in the valley fill circuit should be selected to withstand...
For passive power factor correction, the valley fill circuit approach is attractive for low power applications because of low cost, high efficiency, and simple circuit design. However, to vouch for the product quality, two dc-link capacitors in the valley fill circuit should be selected to withstand the peak rectified ac input voltage. The common mode (CM) and differential mode (DM) choke should be used to suppress the electromagnetic interference (EMI) noise, thereby resulting in large size volume product. This paper presents the practical design and implementation of a valley fill flyback converter with reduced dc link capacitors and EMI magnetic volumes. By using the proposed over voltage protection circuit, dc-link capacitors in the valley fill circuit can be selected to withstand half the peak rectified ac input voltage, and the proposed CM/DM choke can be successfully adopted. The proposed circuit effectiveness is shown by simulation and experimentally verified by a 78W prototype.
For passive power factor correction, the valley fill circuit approach is attractive for low power applications because of low cost, high efficiency, and simple circuit design. However, to vouch for the product quality, two dc-link capacitors in the valley fill circuit should be selected to withstand the peak rectified ac input voltage. The common mode (CM) and differential mode (DM) choke should be used to suppress the electromagnetic interference (EMI) noise, thereby resulting in large size volume product. This paper presents the practical design and implementation of a valley fill flyback converter with reduced dc link capacitors and EMI magnetic volumes. By using the proposed over voltage protection circuit, dc-link capacitors in the valley fill circuit can be selected to withstand half the peak rectified ac input voltage, and the proposed CM/DM choke can be successfully adopted. The proposed circuit effectiveness is shown by simulation and experimentally verified by a 78W prototype.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
CM/DM 통합형 Choke는 누설 인덕턴스를 극대화하는 원리를 가지며, 이를 통해 그림 2의 추가 인덕터(Lf)의 삽입 없이 동일한 기능 수행이 가능하다. 또한, 본 논문에서는 Valley-Fill 정류기의 과전압 보호(OVP) 회로의 설계 및 구현 방안에 대해서도 제안한다. 제안 과전압 보호(OVP) 회로는 고압 SCR, Thyristor와 같은 단락 소자를 사용하지 않고, Flyback 컨버터의 주스위치를 활용하여 기능을 구현하였다.
본 논문에서는 저감된 DC Link Capacitor 부피를 가진 역률 개선 Valley-Fill Flyback 컨버터의 설계 및 구현에 대해 제안한다.
본 절에서는 제안 Valley-Fill 정류기의 과전압 보호(OVP) 회로에 대해 서술한다. 그림 7은 Low side 커패시터의 과전압 보호 회로이며, 그림 8은 High Side 커패시터의 과전압 보호 회로이다.
상기 단점들을 개선하기 위해 본 논문에서는 저감된 DC Link Capacitor 부피를 가진 역률 개선 Valley-Fill Flyback 컨버터를 제안한다. 제안 회로는 역률 개선을 위해 EMI Filter 부의 Choke를 CM/DM 통합형 Choke로 적용한다.
제안 과전압 보호(OVP) 회로는 고압 SCR, Thyristor와 같은 단락 소자를 사용하지 않고, Flyback 컨버터의 주스위치를 활용하여 기능을 구현하였다. 이를 통해 제안 회로의 부피 및 원가 절감 가능성을 제시하였다.
제안 방법
80W Flyback 컨버터를 예시로 동작 원리 분석과 PSIM 모의실험을 하였으며, 실제 시작품을 제작하여 80W 조건에서 역률 개선 결과를 도출하였다. 또한, 양산에 필요한 Short Test를 대비한 과전압 보호(OVP)회로를 구현하였고, 실험을 통해 동작성을 검토하였다.
본 회로는 Ground 대비 전압을 센싱하는것이 아니다. 따라서 제너 다이오드 하단의 저항 양단 전압을 센싱하기 위하여 PNP BJT를 활용하였다. 동작 원리는 Low Side 전해 커패시터 과전압 보호 회로와 동일하다.
동작 원리는 Low Side 전해 커패시터 과전압 보호 회로와 동일하다. 따라서 제안 과전압 보호(OVP) 회로의 구현 가능성을 모의실험을 통해 검증하였다.
80W Flyback 컨버터를 예시로 동작 원리 분석과 PSIM 모의실험을 하였으며, 실제 시작품을 제작하여 80W 조건에서 역률 개선 결과를 도출하였다. 또한, 양산에 필요한 Short Test를 대비한 과전압 보호(OVP)회로를 구현하였고, 실험을 통해 동작성을 검토하였다. 이를 통해 저감된 DC Link Capacitor 부피를 가진 역률 개선 Valley-Fill Flyback 컨버터의 성능을 확인하였다.
본 3장의 모의실험 및 실험을 통해 제안 회로의 타당성을 검증하였다. 추가 인덕터 없이 CM/DM 통합형 Choke와 Valley-Fill 정류기를 Flyback 컨버터에 적용하여 역률을 개선하였고, 과전압 보호(OVP) 회로의 설계 및 구현 방안을 제시하였다.
본 논문에서 제안하는 저감된 DC Link Capacitor 부피를 가진 역률 개선 Valley-Fill Flyback 컨버터의 타당성을 검증하기 위해 모의실험을 수행하였고, 80W 급시작품을 실제 제작하여 실험하였다.
그림 14(a)에는 출력 전압(Vo), 각 전해 커패시터 전압(VC1, VC2) 그리고 입력 전류(Iin)을 도시하였으며, 그림 14(b)는 High Side 전해 커패시터(C1) Short 시점의 확대 파형을 나타내었다. 본 실험은 정상 동작을 하던 중, High Side 전해 커패시터에 Short 상황을 부여함으로써 실험 조건을 부여하였다. 과전압 검출 전압(Vovp)는 245V로 설정하였고, Short 상황 부여 이후 Low Side 전해 커패시터의 전압(VC2)이 245V에 도달하면 입력에 과전류가 흐르게 된다.
상기 실험을 통해 Valley-Fill 정류기의 각 전해 커패시터(C1, C2)의 과전압 보호(OVP) 회로의 타당성을 검토하였다. 또한, Flyback 컨버터의 1차 측 스위치를 활용하여 SCR, Thyristor와 같은 추가 단락 소자를 사용하지 않음으로써 제안 회로의 우수성을 검증하였다.
그림 12는 제안 회로의 입력 전압(Vac) 변화에 따른 실험 결과 파형이며, 출력 전압(Vo), 입력 전압(Vac), 입력전류(Iin) 그리고 역률(PF) 측정치를 도시하였다. 실험 파형은 90-264Vac 입력 전압의 전 구간에서 모의실험과 동일한 실험 조건 및 사양을 적용하여 측정하였다.
이 때, 스위치의 Max Duty(DMAX_SW)는 IC의 Max Duty (DMAX_IC)를 넘어서는 안 된다. 이를 만족할 수 있는 범위 내에서 Turn 비 설정에 대한 조건을 수식적으로 도출하였다.
또한, 양산에 필요한 Short Test를 대비한 과전압 보호(OVP)회로를 구현하였고, 실험을 통해 동작성을 검토하였다. 이를 통해 저감된 DC Link Capacitor 부피를 가진 역률 개선 Valley-Fill Flyback 컨버터의 성능을 확인하였다.
제안 Valley-Fill 정류기의 과전압 보호(OVP) 회로설계 방안을 통해, 추가적인 소자 없이 MOSFET 스위치를 활용하여 과전압 보호(OVP) 회로의 설계가 가능한 새로운 Application을 구현하였다.
또한, 본 논문에서는 Valley-Fill 정류기의 과전압 보호(OVP) 회로의 설계 및 구현 방안에 대해서도 제안한다. 제안 과전압 보호(OVP) 회로는 고압 SCR, Thyristor와 같은 단락 소자를 사용하지 않고, Flyback 컨버터의 주스위치를 활용하여 기능을 구현하였다. 이를 통해 제안 회로의 부피 및 원가 절감 가능성을 제시하였다.
각 그림에서 Vgate는 IC에서 생성되는 Gate 구동 전압이다. 제안 회로는 과전압검출 시, Flyback 컨버터 스위치 M1을 ON하여 Fuse를 끊는 동작을 하며, 상세한 동작 원리는 다음과 같다.
상기 단점들을 개선하기 위해 본 논문에서는 저감된 DC Link Capacitor 부피를 가진 역률 개선 Valley-Fill Flyback 컨버터를 제안한다. 제안 회로는 역률 개선을 위해 EMI Filter 부의 Choke를 CM/DM 통합형 Choke로 적용한다. CM/DM 통합형 Choke는 누설 인덕턴스를 극대화하는 원리를 가지며, 이를 통해 그림 2의 추가 인덕터(Lf)의 삽입 없이 동일한 기능 수행이 가능하다.
그림 3은 제안 역률 개선 Valley-Fill Flyback 컨버터의 전력 단 회로도이며, 그림 4는 제안 Valley-Fill 정류기의 과전압 보호(OVP) 회로를 나타낸다. 제안 회로의 전력 단은 크게 CM/DM 통합형 Choke를 적용한 EMI Filter 부, Valley-Fill 정류기, Flyback 컨버터로 구성되어 있다. 과전압 보호(OVP) 회로는 제너 다이오드(Z1, Z2), 다이오드(D1, D2), PNP BJT(Q1), 저항(R1, R2, RB1, RB2)로 구성되어 있다.
본 3장의 모의실험 및 실험을 통해 제안 회로의 타당성을 검증하였다. 추가 인덕터 없이 CM/DM 통합형 Choke와 Valley-Fill 정류기를 Flyback 컨버터에 적용하여 역률을 개선하였고, 과전압 보호(OVP) 회로의 설계 및 구현 방안을 제시하였다.
대상 데이터
제안 저감된 DC Link Capacitor 부피를 가지는 PFC Valley-Fill Flyback 컨버터의 타당성을 검증하기 위해 표 1의 조건하에서 그림 9에 나타낸 80W Flyback 컨버터의 시작품을 제작하여 실험하였다. 주목할 점은, 기존 Valley-Fill 회로의 커패시터 C1, C2는 400V/120uF 을 사용해야하나, 제안 OVP 회로의 적용으로 200V/ 120uF 커패시터 사용이 가능하다는 것이다.
데이터처리
제안 회로의 과전압 보호(OVP) 기능을 검증하기 위해 모의실험과 실험을 수행하였다.
제안 회로의 역률 개선 기능을 검증하기 위해 80W 부하 연동 모의실험과 실험을 수행하였다. 제안 회로의 사양은 표 2와 같다.
이론/모형
가 차단된 경우, 스위치 전류 Noise 의 AC 전원으로 영향을 최소화하기 위해, DM(Differential Mode) 인덕터 Lr 추가가 필요하며 (그림 2), 통상 CM choke 의 부피보다 크게 구현된다. 전원 장치의 부피 저감을 위해 CM/DM 통합형 Choke방안을 적용한다. 그림 5는 CM/DM 통합형 Choke의 구성 및 인덕턴스 등가 모델이다.
성능/효과
80W 조건 하에서 측정한 결과, 출력 전압(Vo)는 19V를 유지하였으며, 각 전압에 따른 역률은 92.87%, 93.82%, 93.89%, 94%를 출력하였다. 이를 통해 CM/DM 통합형 Choke는 제안 회로에서 입력 전류(Iin)의 왜곡을 최소화할 수 있고, Valley-Fill 정류기는 역률 개선 기능을 수행한다는 것을 확인할 수 있다.
결과적으로, Turn 비(n)과 스위치의 Max Duty(DMAX_SW)에 대한 관계를 정립하였다. 이 때, 스위치의 Max Duty(DMAX_SW)는 IC의 Max Duty (DMAX_IC)를 넘어서는 안 된다.
)의 과전압 보호(OVP) 회로의 타당성을 검토하였다. 또한, Flyback 컨버터의 1차 측 스위치를 활용하여 SCR, Thyristor와 같은 추가 단락 소자를 사용하지 않음으로써 제안 회로의 우수성을 검증하였다. 이를 통해, 저감된 DC Link Capacitor 부피를 가진 Valley-Fill Flyback 컨버터를 구현할 수 있음을 실험을 통해 증명하였다.
50% 이상의 역률을 보상할 수 있음을 검증하였다. 또한, Valley-Fill 정류기의 실제 적용 가능성을 과전압 보호(OVP) 회로 구현을 통해 증명하였다. 따라서 역률 개선이 필요한 다양한 전원 장치의 소형화 구현이 가능할 것으로 기대된다.
본 논문을 바탕으로 기존 Boost PFC 컨버터 삭제가 가능하며, 최소 92.50% 이상의 역률을 보상할 수 있음을 검증하였다. 또한, Valley-Fill 정류기의 실제 적용 가능성을 과전압 보호(OVP) 회로 구현을 통해 증명하였다.
이를 통해 CM/DM 통합형 Choke는 제안 회로에서 입력 전류(Iin)의 왜곡을 최소화할 수 있고, Valley-Fill 정류기는 역률 개선 기능을 수행한다는 것을 확인할 수 있다. 이로써, 제안 역률 개선 Valley-Fill Flyback 컨버터의 타당성과 우수성을 검증하였다.
89%, 94%를 출력하였다. 이를 통해 CM/DM 통합형 Choke는 제안 회로에서 입력 전류(Iin)의 왜곡을 최소화할 수 있고, Valley-Fill 정류기는 역률 개선 기능을 수행한다는 것을 확인할 수 있다. 이로써, 제안 역률 개선 Valley-Fill Flyback 컨버터의 타당성과 우수성을 검증하였다.
또한, Flyback 컨버터의 1차 측 스위치를 활용하여 SCR, Thyristor와 같은 추가 단락 소자를 사용하지 않음으로써 제안 회로의 우수성을 검증하였다. 이를 통해, 저감된 DC Link Capacitor 부피를 가진 Valley-Fill Flyback 컨버터를 구현할 수 있음을 실험을 통해 증명하였다.
5cm Core 와 EE2525 Core 로 구현되어야 한다. 제안된 CM/DM choke (EE2525 Core, 35Turn) 구현의 경우로도 동등 수준의 EMI 성능을 얻을 수 있었으며, 부피 저감 효과 45%를 얻을 수 있었다.
제안 저감된 DC Link Capacitor 부피를 가지는 PFC Valley-Fill Flyback 컨버터의 타당성을 검증하기 위해 표 1의 조건하에서 그림 9에 나타낸 80W Flyback 컨버터의 시작품을 제작하여 실험하였다. 주목할 점은, 기존 Valley-Fill 회로의 커패시터 C1, C2는 400V/120uF 을 사용해야하나, 제안 OVP 회로의 적용으로 200V/ 120uF 커패시터 사용이 가능하다는 것이다. 그림 10은 400V/120uF 와 200V/120uF 전해 커패시터의 외관을 나타내며, 커패시터 부피 저감 효과 49%를 얻을 수 있다.
후속연구
또한, Valley-Fill 정류기의 실제 적용 가능성을 과전압 보호(OVP) 회로 구현을 통해 증명하였다. 따라서 역률 개선이 필요한 다양한 전원 장치의 소형화 구현이 가능할 것으로 기대된다.
질의응답
핵심어
질문
논문에서 추출한 답변
Valley-Fill 정류기의 장점은?
Valley-Fill 정류기는 수동 소자들 만의 구성으로 역률 규제(NIEEE1000-3-2)를 만족할 뿐만 아니라, DC Link 전해 커패시터의 전압 Stress가 AC Line 평활 전압 최대치의 절반이므로, 작은 내압의 전해 커패시터 사용이 가능하여, 가격 및 부피 저감이 가능하다. 그러나 양산을 고려할 경우, 1개의 커패시터라도 단락이 되면 다른쪽 커패시터가 과전압에 의한 방폭이 발생된다.
인덕터 삽입형 Valley-Fill Flyback 컨버터 회로의 장점은 무엇인가?
그림 2는 기존 기술인 인덕터 삽입형 Valley-Fill Flyback 컨버터 회로이다. 이러한 단일 전력단 회로 구성을 통해 역률 및 고조파 개선이 가능하며, 회로 설계가 매우 간단한 장점을 갖는다. 그러나 정류부에 설치된 Lf는 수백 uH 또는 수 mH 수준의 큰 값이 필요하며, 기존 Boost PFC 회로를 사용하는 것에 비해 부피 절감 효과를 기대하기에는 한계가 있다[5],[6].
기존 80W급 Adapter에 적용된 two-stage 구성의 컨버터 회로의 단점은 무엇인가?
기존 회로는 크게 EMI Filter부, Boost PFC(power factor correction) 컨버터, Flyback 컨버터로 구성되어 있고, Boost PFC 컨버터를 채용함으로써 역률 및 고조파 특성을 만족시킨다. 그러나 이러한 구성은 각각의 Boost PFC와 Flyback 컨버터 구동을 위한 제어 IC가 2개 이상 필요하게 되고, 이는 회로의 구성 소자수를 증가시키는 문제가 있다. 또한, 다수의 자성소자(Choke, 인덕터, 트랜스포머)와 전력 단스위칭 소자(MOSFET, Diode)가 사용되어 회로 부피 및 원가를 증가시킨다. 상기 문제점 해결을 위해 기존에는 인덕터를 정류부에 부착하거나, Valley-Fill 회로와 같은 수동형 Filter를 사용하여 역률을 개선하고 소자의 개수를 저감했다[1]-[4].
참고문헌 (10)
P. Parto and K. Smedley, "Passive PFC for flyback converters," PCIM 99, Chicago, 1999.
M. H. Kheraluwala and S. A. El-Hamamsy, "Modified valley fill high factor electronic ballast for compact fluorescent lamps," in Proc. IEEE Power Electronics Specialists Conference, pp. 10-14, Aug. 2002.
J. Lam and P. K. Jain, "A new passive valley fill dimming electronic ballast with extended line current conduction angle," Telecommunications Energy Conference, 11-3, Sep. 2006.
K. K. Sum, "Valley-fill power factor correction circuit," U.S. Patent 6,141,230, Oct. 31, 2000.
N. Y. Choi, C. G. Ahn, and C, H. Lee, "A new valley-fill circuit for improving power factor," The Institute of Electronics Engineers of Korea Annual Conference, Vol. 26, No. 1, pp. 2935-2938, Jul. 2003.
N. Y. Choi and C. H. Lee, "Current THD improvement of valley-fill rectifier," Journal of the Korean Institute of Illuminating and Electrical Installation Engineers, Vol. 22, No. 1, pp. 87-94, Jan. 2008.
S. M. Kim, S. Y. Kim, S. J. Kong, K. S. Kang, and C. W. Roh, "Practical design and implementation of valley-fill flyback converter having power factor correction," the Korean Institute of Power Electronics Annual Conference, pp. 225-226, Jul. 2016.
J. J Ko, J. H. Choi, S. K. Kim, J. J. Park, D. Y. Cho, and C. W. Roh, "Reactor design using the leakage inductances of CM choke," the Korean Institute of Power Electronics Annual Conference, pp. 277-278, Jul. 2012.
B. S. Kim, S. E. Kim, K. S. Kang, and C. W. Roh, "Application of reduced inductor for interleaved PFC converter," The Korean Institute of Power Electronics Annual Conference, pp. 339-340, Jul. 2013.
R. W. Erickson and D. Maksimovic, "Fundamentals of power electronics," Second Edition, Kluwer Academic Publishers, pp. 121-181, 2000.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.