$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

소형화와 저전력화를 위해 2M-byte on-chip SRAM과 아날로그 회로를 포함하는 SoC
SoC including 2M-byte on-chip SRAM and analog circuits for Miniaturization and low power consumption 원문보기

전기전자학회논문지 = Journal of IKEEE, v.21 no.3, 2017년, pp.260 - 263  

박성훈 (ZARAM TECHNOLOGY, Inc.) ,  김주언 (School of Electrical and Electronics Engineering, Chung-Ang University) ,  백준현 (ZARAM TECHNOLOGY, Inc.)

초록
AI-Helper 아이콘AI-Helper

다종의 CPU를 기반으로 ADC와 DC-DC 변환기를 포함하며 2M-byte의 SRAM이 내장된 SoC가 제안되었다. CPU 코어는 12-bit MENSA 코어, 32-bit Symmetric Multi-core 프로세서, 16-bit CDSP로 구성된다. 외부 SDRAM 메모리를 제거하기 위해 내부의 2M-byte SRAM을 설계하였으나 SRAM 블록들이 넓은 영역에 분포하여 기생 성분에 의해 속도가 저하되므로 SRAM을 작게 분할하여 레이아웃 하였다. 설계된 SoC는 55nm 공정으로 개발되었으며 속도는 200MHz이다.

Abstract AI-Helper 아이콘AI-Helper

Based on several CPU cores, an SoC including ADCs, DC-DC converter and 2M-byte SRAM is proposed in this paper. The CPU core consists of a 12-bit MENSA, a 32-bit Symmetric multi-core processor, as well as 16-bit CDSP. To eliminate the external SDRAM memory, internal 2M-byte SRAM is implemented. Becau...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

문제 정의

  • SoC 칩을 위한 보드의 주요 부품은 SoC칩, SDRAM 메모리, Serial flash 메모리가 될 수 있는데 Serial Flash 메모리는 비교적 소형이고 부스팅용으로 사용되기 때문에 반드시 필요하고 On-Chip으로 사용하면 신뢰성 등 여러 문제가 발생하기 쉽다. 논문에서는 시스템의 소형화와 저전력화를 위해 외부 SDRAM을 없애는 방법을 제안하였다. 또한 면적을 줄이기 위해 DC-DC컨버터가 내장된 SoC를 제안하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
SoC는 어떻게 구성되는가? SoC는 32-bit RISC MENSA CPU, 32-bit Symmetric Multi-core processor, 그리고 2개의 16-bit CDSP16으로 구성되어 있고 CPU의 프로그램 개발을 위한 디버거 인터페이스를 포함한다.
웨어러블 디바이스의 저전력, 소형화를 위해 어떻게 해야하는가? SoC 칩을 위한 보드의 주요 부품은 SoC칩, SDRAM 메모리, Serial flash 메모리가 될 수 있는데 Serial Flash 메모리는 비교적 소형이고 부스팅용으로 사용되기 때문에 반드시 필요하고 On-Chip으로 사용하면 신뢰성 등 여러 문제가 발생하기 쉽다. 논문에서는 시스템의 소형화와 저전력화를 위해 외부 SDRAM을 없애는 방법을 제안하였다. 또한 면적을 줄이기 위해 DC-DC컨버터가 내장된 SoC를 제안하였다.
SoC 칩을 위한 보드의 주요 부품은 무엇들이 있는가? 이를 위하여 시스템에서 요구되는 각 블록을 하나의 칩으로 구성한다. SoC 칩을 위한 보드의 주요 부품은 SoC칩, SDRAM 메모리, Serial flash 메모리가 될 수 있는데 Serial Flash 메모리는 비교적 소형이고 부스팅용으로 사용되기 때문에 반드시 필요하고 On-Chip으로 사용하면 신뢰성 등 여러 문제가 발생하기 쉽다. 논문에서는 시스템의 소형화와 저전력화를 위해 외부 SDRAM을 없애는 방법을 제안하였다.
질의응답 정보가 도움이 되었나요?

참고문헌 (1)

  1. I. Naiki, et al. "Center wordline cell: A new symmetric layout cell for 64 Mb SRAM", Electron Devices Meeting, 1993. IEDM '93. Technical Digest., International, Dec. 1993. DOI : 10.1109/IEDM.1993.3472741 

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로