최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.22 no.4, 2018년, pp.896 - 900
김현규 (Dept. of Electronics Engineering, Chungnam National University) , 유호영 (Dept. of Electronics Engineering, Chungnam National University)
Traditionally, Linear Shift Feedback Register (LFSR) has been widely employed to implement Cyclic Redundant Check (CRC) codes for a serial input. Since many applications including network and storage systems demand as high throughput as ever, various efforts have been made to implement CRC hardware ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
반도체 설계 과정에서 개발비용을 줄일 수 있는 방법은 무엇인가? | 각 설계 단계는 많은 시간을 소요하고 결과에 따라 이전 단계를 반복적으로 수행해야하는 경우가 많다. 이때, 합성 가능하고 신뢰도 높은 HDL 코드를 자동 생성할 수 있다면 코드 작성 단계와 Function 시뮬레이션 단계를 건너뛰거나 시간 소요를 단축하여 개발비용을 줄일 수 있다. 특히 LookAhead CRC 하드웨어의 경우에는 병렬화 계수에 따라 그림 4의 기능 블록의 구성이 달라지므로 다른 병렬화 계수를 가지는 Look-Ahead CRC 하드웨어의 HDL 코드를 작성하는데 있어 많은 시간을 소요하게 된다. | |
순환 중복 검사는 무엇인가? | 순환 중복 검사(Cyclic Redundancy Check;CRC) 는 네트워크와 저장매체 등을 통하여 데이터를 전송할 때 전송된 데이터에 오류가 있는지 확인하기 위한 오류 검출 부호이다 [1]. 데이터를 전송하기 전에 주어진 데이터의 값에 따라 CRC 값을 붙여 전송하고, 데이터 전송이 끝난 후 받은 데이터의 값으로 다시 CRC를 계산한다. | |
반도체 설계는 어떤 순서로 진행되는가? | 반도체 설계는 HDL 코드 작성, Function 시뮬레이션, 합성, Pre-Layout 시뮬레이션, 레이아웃, PostLayout 시뮬레이션, DB 생성의 순서로 이루어진다. 각 설계 단계는 많은 시간을 소요하고 결과에 따라 이전 단계를 반복적으로 수행해야하는 경우가 많다. |
W. W. Peterson and D. T. Brown, "Cyclic Codes for Error Detection," Proceedings of the IRE, vol.49, 228-235, 1961. DOI:10.1109/JRPROC.1961.287814
G. Campobello et al. "Parallel CRC realization," IEEE Trans. on Computers vol.52, 1312-1319, 2003. DOI:10.1109/TC.2003.1234528
J. Jung et al, "Efficient Parallel Architecture for Linear Feedback Shift Regsiters," IEEE Trans. on Circuits and Sys. II - Express Brief, vol.62, no.11, 2015. DOI:10.1109/TCSII.2015.2456294
G. Albertango and R. Sisto, "Parallel CRC Generation," IEEE Micro, vol.10, no.5, 1990. DOI:10.1109/40.60527
E. Stavinov, "A Parallel CRC Generation Method," Circuits Celler Magzines for Computers, 2010.
T. B. Pei, C. Zukowski, "High-speed parallel CRC circuits in VLSI," IEEE Trans. on Communications, vol.40, 653-657, 1992. DOI:10.1109/26.141415
C. Condo, M. Martina, G. Piccinini and G. Masera, "Variable Parallelism Cyclic Redundancy Check Circuit for 3GPP-LTE/LTE-Advanced," IEEE Signal Processing Letters, vol.21, no.11, pp.1380-1384, 2014. DOI:10.1109/LSP.2014.2334393
C. Cheng and K. K. Parhi, "High-Speed Parallel CRC Implementation Based on Unfolding, Pipelining, and Retiming," IEEE Transactions on Circuits and Systems II: Express Briefs, vol.53, no.10, pp.1017-1021, 2006. DOI:10.1109/TCSII.2006.882213
M. Ayinala and K. K. Parhi, "High-Speed Parallel Architectures for Linear Feedback Shift Registers," IEEE Transactions on Signal Processing, vol.59, no.9, pp.4459-4469, 2011. DOI:10.1109/TSP.2011.2159495
※ AI-Helper는 부적절한 답변을 할 수 있습니다.