최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.22 no.4, 2018년, pp.1218 - 1221
조용준 (Dept. of Electronics Engineering, Chung-Ang University) , 성기호 (Dept. of Electronics Engineering, Chung-Ang University) , 서인식 (Zaram Technology) , 백광현 (Dept. of Electronics Engineering, Chung-Ang University)
This paper presents a low-power 0.6-V 10-bit 200-kS/s double rail-to-rail successive approximation register (SAR) analog-to-digital converter (ADC). The proposed scheme allows input signal with 4 times power which is compared with conventional one by applying proposed rail-to-rail scheme, and that i...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
보통의 SAR ADC가 비교할 수 있는 최대한의 전압은 무엇인가? | 보통의 SAR ADC가 비교할 수 있는 최대한의 전압은 capacitive digital-to-analog converter(C-DAC) 의 스위칭을 통한 전하 재분배로써 전압이 변할 수 있는 최댓값이다. | |
저-전력 어플리케이션에 적합한 구조의 특성을 가지는 것은 무엇인가? | Successive approximation register(SAR) analog-to-digital converters(ADCs)는 특성상 저-전력 어플리케이션에 적합한 구조이다. 그와 더불어 전원 전압의 크기를 줄이는 near-threshold voltage (NTV) 회로는 SAR ADC의 전력 소모를 획기적으로 줄일 수 있는 방법으로 각광받고 있다. | |
near-threshold voltage가 갖는 한계점은 무엇인가? | 하지만 전원 전압의 크기를 낮추는 경우에 - 최대의 입력 전압 범위를 갖는 경우에도 - 입력 전압의 범위는 전원 전압의 크기를 넘어설 수 없기 때문에, 필연적으로 보통의 전원 전압을 갖는 ADC에 비해 입력 신호 전력이 줄어든다. 더욱이 입력 신호의 전력은 입력 신호 전압 크기의 제곱근의 형태로 줄어들기 때문에, 이는 ADC의 성능을 크게 제한하는 요소이다. |
Jin-Yi Lin and Chih-Cheng Hsieh, "A 0.3 V 10-bit 1.17 f SAR ADC With Merge and Split Switching in 90 nm CMOS," in IEEE Trans. Circuits Syst. I, Reg. Papers, Vol.62, no.1, pp.70-79, 2015. DOI:10.1109/TCSI.2014.2349571
Eduard Sackinger and Walter Guggenbuhl, "A Versatile Building Block: The CMOS Differential Difference Amplifier," IEEE J. Solid-State Circuit, vol.22, no.2, pp.287-294, 1987. DOI:10.1109/JSSC.1987.1052715
Helmy Eltoukhy, Khaled Salama and Abbas El Gamal, "A $ 0.18-{\mu}m$ CMOS Bioluminescence Detection Lab-on-Chip," IEEE J. Solid-State Circuit, Vol.41, no.3, pp.651-662, 2006. DOI:10.1109/JSSC.2006.869785
※ AI-Helper는 부적절한 답변을 할 수 있습니다.