[논문]Verification for the design limit margin of the power device using the HALT reliability test

Chang, YuShin

doi:10.9708/jksci.2018.23.11.067

Verification for the design limit margin of the power device using the HALT reliability test 원문보기

韓國컴퓨터情報學會論文誌 = Journal of the Korea Society of Computer and Information, v.23 no.11, 2018년, pp.67 - 74

Chang, YuShin (Division of Research and Development, Hanwha Systems)

Abstract ▼ AI-Helper

The verification for the design limit margin of the power device for the information communication and surveillance systems using HALT(Highly Accelerated Life Test) reliability test is described. The HALT reliability test performs with a step stress method which change condition until the marginal step in a design and development phase. The HALT test methods are the low temperature(cold) step stress test, the high temperature(hot) step stress test, the thermal shock cyclic stess test, and the high temperature destruct limit(hot DL) step stress test. The power device is checked the operating performance during the test. In this paper, the HALT was performed to find out the design limit margin of the power device.

주제어

표/그림 (19)

그림 Fig. 1. HALT Stress
그림 Fig. 2. HALT Stress setup
그림 Fig. 3. HALT Test Block Diagram
그림 Fig. 4. HALT Test Configuration
그림 Fig. 5. Power device
그림 Fig. 6. Cold Step Test Condition
그림 Fig. 7. Cold Step Test Result(Temperature)
그림 Fig. 8. Cold Step Test Result(Operating GUI)
표 Table 1. Test Equipment
그림 Fig. 9. Hot Step Test Condition
그림 Fig. 10. Hot Step Test Result(Temperature)
그림 Fig. 11. Hot Step Test Result(Operating GUI)
그림 Fig. 12. Thermal Shock Cyclic Test Condition
그림 Fig. 13. Thermal Shock Test Result(Temperature)
그림 Fig. 14. Thermal Shock Test Result(Operating GUI)
그림 Fig. 15. Hot DL Step Test Condition
그림 Fig. 16. Hot DL Step Test Result(Temperature)
그림 Fig. 17. Hot DL Step Test Result(Operating GUI)
표 Table 2. Test Results

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에선 초가속수명주기시험인 HALT(Highly Accelerated Life Test) 신뢰성시험을 수행하여 한계 마진 평가를 통해 시스템 구성품인 전원장치의 취약 설계 포인트 도출 및 설계 마진(여유) 검증에 대해 제안한다.
본 논문에서 감시 시스템의 구성품에 전원을 공급하는 장치인 전원장치에 대하여 초기 개발 시 설계된 제품의 설계마진(Design margin)에 대한 확인 및 검증을 위해 초가속수명시험 (HALT)을 실시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시한다. HALT의 시험 항목으로 저온, 고온 단계별 스트레스 시험, 열충격 주기적 스트레스 시험, 고온 DL 단계별 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악하기 위해 시험 기준을 다음과 같이 설정한다[15].
초가속수명주기시험인 HALT(Highly Accelerated Life Test) 신뢰성 시험을 수행하여 한계 마진 평가를 통한 전원장치의 취약 설계 포인트 도출 및 설계 마진(여유) 검증을 수행하였다. 본 논문에서 정보통신 및 감시 시스템의 구성품에 필요 전원을 공급하는 전원장치에 대하여 초기 개발 시 설계된 제품의 설계마진(Design margin)에 대한 확인 및 검증을 위해 초가속수명시험(HALT)을 실시하고 HALT 시험결과의 타당성을 검증하기 위한 신뢰성분석을 시행하고 가속수명시험 시험조건을 분석하여 시험방법을 제시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시했다. HALT의 시험 항목으로 저온, 고온 단계별 스트레스 시험, 열 충격 주기별 스트레스 시험, 고온 DL 단계별 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악했다.
본 논문에서 정보통신 및 감시 시스템의 구성품인 전원장치에 대하여 초기 개발 시 설계된 제품의 설계마진(Design margin)에 대한 확인 및 검증을 위해 초가속수명시험 (HALT. Highly Accelerated Life Test)을 실시하고 HALT 시험결과의 타당성을 검증하기 위한 신뢰성분석을 시행하고 가속수명시험 모형을 분석하여 시험방법을 제시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시한다. 제시된 HALT의 시험 방법으로 저온 단계별 스트레스 시험, 고온 단계별 스트레스 시험, 열충격 스트레스 시험, 고온 DL(Destruct Limit, 파괴한계) 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악한다.

제안 방법

HALT 시험은 저온, 고온, 열충격, 고온DL 시험에 대해 설정된 시험조건으로 시험하고 결과를 도출한다. 저온시험은 최초 25℃에서 안정하게 유지한 후 10℃ → 0℃ → -10℃ → -20℃ → -30℃ → -40℃ → -50℃ → -60℃까지 저온영역에 단계 스트레스 시험을 수행하고 25℃로 와서 전원장치를 안정시킨 후 저온시험을 완료한다.
본 논문에서 정보통신 및 감시 시스템의 구성품에 필요 전원을 공급하는 전원장치에 대하여 초기 개발 시 설계된 제품의 설계마진(Design margin)에 대한 확인 및 검증을 위해 초가속수명시험(HALT)을 실시하고 HALT 시험결과의 타당성을 검증하기 위한 신뢰성분석을 시행하고 가속수명시험 시험조건을 분석하여 시험방법을 제시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시했다. HALT의 시험 항목으로 저온, 고온 단계별 스트레스 시험, 열 충격 주기별 스트레스 시험, 고온 DL 단계별 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악했다. 시험 후 발생 된 고장에 대해서는 부품의 개별단위 분석을 통해 고장현상을 파악하고 결정했다.
본 논문에서 감시 시스템의 구성품에 전원을 공급하는 장치인 전원장치에 대하여 초기 개발 시 설계된 제품의 설계마진(Design margin)에 대한 확인 및 검증을 위해 초가속수명시험 (HALT)을 실시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시한다. HALT의 시험 항목으로 저온, 고온 단계별 스트레스 시험, 열충격 주기적 스트레스 시험, 고온 DL 단계별 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악하기 위해 시험 기준을 다음과 같이 설정한다[15].
단, 시료 개수의 제한으로 인해 파괴하한 확인은 이번에 제외하였다. 결정된 온도범위를 제품의 설계범위와 비교 분석하여 최종 제품의 설계마진을 확인했다. 현장에서 발생 가능한 조건을 통계적 수치를 적용하여 (온도조건 :-60℃ ~ 90℃) 시험하고 장비의 정상동작을 확인하였고 또한 극한고온환경을 고려한 고온 DL 시험 시 120℃까지 정상동작을 확인하였다.
시험 후 발생 된 고장에 대해서는 부품의 개별단위 분석을 통해 고장현상을 파악하고 결정했다. 모든 시험 수행 완료 후 제품의 각 스트레스 인가 시험에서 도출된 결과를 바탕으로 파괴상한(UDL), 파괴하한 (LDL), 동작상한(UOL), 동작하한(LOL)과 비교 확인했다. 단, 시료 개수의 제한으로 인해 파괴하한 확인은 이번에 제외하였다.
시험 후 발생 된 고장에 대해서는 부품의 개별단위 분석을 통해 고장현상을 파악하고 결정한다. 모든 시험항목이 끝나면 제품의 각 스트레스 인가 시험에서 도출된 결과를 바탕으로 파괴상한(UDL, Upper DL), 파괴하한(LDL, Lower DL), 동작상한(UOL, Upper Operating Limit), 동작하한(LOL, Lower OL)과 비교 확인한다. 결정된 온도범위를 제품의 설계범위와 비교 분석하여 최종 제품의 설계마진(Design margin)을 확인한다[9].
두 번째는 단계 스트레스 시험(Step-stress Accelerated Test)으로 단계 스트레스 부과방법은 스트레스 수준을 계단형으로 변환(증가 또는 감소)시키는 시 험이다. 본 논문에서 적용한 방법이다. 세 번째는 점진 스트레스 시험(Progressive-stress Accelerated Test)으로 시간에 따라 스트레스를 연속적으로 증가시키면서 시험하는 방법이다.
예를 들면 금속의 강도를 파악하기 위하여 금속시료에 대해 일정기간 동안 인장-압축시험을 반복하게 되는데 이와 같이 주기적으로 기계적 스트레스를 반복하는 시험을 의미한다. 본 논문에서는 단계 스트레스 시험과 주기적 스트레스 시험을 적용한다.
시험 완료 후 전원장치의 불량 원인 확인 시 전원 출력단 FET소자의 불량을 확인하였다.
제시된 HALT의 시험 방법으로 저온 단계별 스트레스 시험, 고온 단계별 스트레스 시험, 열충격 스트레스 시험, 고온 DL(Destruct Limit, 파괴한계) 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악한다. 시험 후 발생 된 고장에 대해서는 부품의 개별단위 분석을 통해 고장현상을 파악하고 결정한다. 모든 시험항목이 끝나면 제품의 각 스트레스 인가 시험에서 도출된 결과를 바탕으로 파괴상한(UDL, Upper DL), 파괴하한(LDL, Lower DL), 동작상한(UOL, Upper Operating Limit), 동작하한(LOL, Lower OL)과 비교 확인한다.
HALT의 시험 항목으로 저온, 고온 단계별 스트레스 시험, 열 충격 주기별 스트레스 시험, 고온 DL 단계별 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악했다. 시험 후 발생 된 고장에 대해서는 부품의 개별단위 분석을 통해 고장현상을 파악하고 결정했다. 모든 시험 수행 완료 후 제품의 각 스트레스 인가 시험에서 도출된 결과를 바탕으로 파괴상한(UDL), 파괴하한 (LDL), 동작상한(UOL), 동작하한(LOL)과 비교 확인했다.
그리고 일반적인 사용 조건에서 시험할 경우 시험단위들이 장시간 동안 거의 고장 나지 않거나 혹은 심각하게 열화 되지 않으므로, 이와 같은 상황에서 신뢰성 시험시간을 단축하기 위한 많은 노력을 통해 대부분의 신뢰성 시험에서는 단시간 내에 해당 제품 및 장비의 수명을 파악하기 위해 사용조건보다 가혹한 부하(스트레스 : Stress)를 가하여 고장 가능성이 높도록 시험한 후 고장데이터를 이용하여 정상사용 조건에서의 신뢰성을 추정하는 시험법인 가속수명시험(Accelerated Life Test : ALT)을 이용하고 있다[1,2,4]. 여기서 ALT를 통해 얻어진 자료는 물리적으로 스트레스와 수명과의 관계를 설명할 수 있는 적절한 통계적 가속모델을 통해서 분석하여 일반 사용조건하의 수명을 평가한다[5].
저온, 고온, 열충격, 고온DL 시험에 대한 결과 요약은 다음 표와 같다. 운용시 발생 가능한 조건을 통계적 수치를 적용하여 (온도조건 :-60℃ ~ 90℃) 시험하고 장비의 정상동작을 확인하였고 극한고온환경을 고려한 고온 DL 시험 시 120℃까지 정상동작을 확인하였다. 즉, HALT의 결과 전원장치 제품의 설계 마진(Design margin)은 제품 사양대비 고온(55도)기준으로 약 120도 까지 65도의 온도마진을, 저온(-32도)에서는 약 60도 까지 28도의 온도마진을 확보하고 있다고 결정할 수 있었다.
고온DL시험은 50℃ → 60℃ → 70℃ → 80℃ → 90℃ → 100℃ → 110℃ → 120℃ → 130℃ 계속 고온영역에서 고장이 발생할 때 까지 단계 스트레스 시험을 수행한 후 25℃로 복귀하고 전원장치를 안정시킨 후 고온시험을 완료한다. 이때 일정한 온도영역에서 전원장치에 대한 운용동작을 수행하고 측정하며, 측정값의 이상 유무를 검사한다. 시험 구성 사진은 다음 그림 Fig.
Highly Accelerated Life Test)을 실시하고 HALT 시험결과의 타당성을 검증하기 위한 신뢰성분석을 시행하고 가속수명시험 모형을 분석하여 시험방법을 제시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시한다. 제시된 HALT의 시험 방법으로 저온 단계별 스트레스 시험, 고온 단계별 스트레스 시험, 열충격 스트레스 시험, 고온 DL(Destruct Limit, 파괴한계) 스트레스 시험을 실시하고, 시험 실시동안 전원장치의 동작조건을 상시 확인하며, 정확한 고장시점에 대해 파악한다. 시험 후 발생 된 고장에 대해서는 부품의 개별단위 분석을 통해 고장현상을 파악하고 결정한다.
초가속수명주기시험인 HALT(Highly Accelerated Life Test) 신뢰성 시험을 수행하여 한계 마진 평가를 통한 전원장치의 취약 설계 포인트 도출 및 설계 마진(여유) 검증을 수행하였다. 본 논문에서 정보통신 및 감시 시스템의 구성품에 필요 전원을 공급하는 전원장치에 대하여 초기 개발 시 설계된 제품의 설계마진(Design margin)에 대한 확인 및 검증을 위해 초가속수명시험(HALT)을 실시하고 HALT 시험결과의 타당성을 검증하기 위한 신뢰성분석을 시행하고 가속수명시험 시험조건을 분석하여 시험방법을 제시하고 이러한 방법에 따라 제품의 설계 및 사용 중 발생될 수 있는 고장의 형태를 사전에 파악하여 설계단계에서 제품의 강건설계를 할 수 있는 근거를 제시했다.
결정된 온도범위를 제품의 설계범위와 비교 분석하여 최종 제품의 설계마진을 확인했다. 현장에서 발생 가능한 조건을 통계적 수치를 적용하여 (온도조건 :-60℃ ~ 90℃) 시험하고 장비의 정상동작을 확인하였고 또한 극한고온환경을 고려한 고온 DL 시험 시 120℃까지 정상동작을 확인하였다. 즉, HALT의 결과 제품의 설계마진(Design margin)은 제품 사양대비 고온 (55도)기준으로 약 120도 까지 65도의 온도마진을, 저온(-32 도)에서는 약 60도 까지 28도의 온도마진을 확보하고 있다고 결정할 수 있었다.
효율적이고 정확한 가속 수명 시험을 설계하고 시험을 수행하기 위해 통계학적 연구를 이용하고 가속수명의 수명 분포는 일반적인 정규 분포가 아니므로 스트레스(stress)와 평균 수명 사이의 가속 모델을 적절히 설정하여 일반 사용조건 하의 평균 수명을 도출한다. 또한 다양하고 급변하는 고객의 요구에 기인한 현 전자 산업의 상황 즉, 고밀도화 고집적화되는 고성능의 전자제품의 추세와 더불어 촌각을 다투는 개발 기간 단축 경쟁의 상황에 대응하기 위해서 요구되는 신뢰성 평가 연구의 수준은 기존의 공학 이론과 분석 이론은 물론 새로이 발견되고 발명되는 첨단의 공학적 지식과 분석 능력을 요구하고 있다[10].

성능/효과

HALT 신뢰성 시험은 가속 수명시험 중 하나로 단시간에 잠재적인 고장을 유발하여 취약부위의 개선을 통해 제품의 신뢰성을 높이는 시험이다. HALT 시험을 통해 시장에서 발생될 수 있는 유사한 고장유형을 개발단계에서 높은 확률로 발견 가능하고 제품의 설계 마진을 확인함으로써 시장의 유사장비 대비 제품의 신뢰성을 파악 할 수 있으며 취약부위 보완을 통해 제품의 수명 및 신뢰성을 보다 향상시킬 수 있는 장점이 있다.
즉, HALT의 결과 전원장치 제품의 설계 마진(Design margin)은 제품 사양대비 고온(55도)기준으로 약 120도 까지 65도의 온도마진을, 저온(-32도)에서는 약 60도 까지 28도의 온도마진을 확보하고 있다고 결정할 수 있었다. 또한, 전원장치의 가장 취약한 부분은 FET임을 확인할 수 있었다. 시험 결과를 통해 전원장치의 설계 마진은 충분히 확보하였으므로 설계 적합성 양호로 판단되었다.
즉, HALT의 결과 전원장치 제품의 설계 마진(Design margin)은 제품 사양대비 고온(55도)기준으로 약 120도 까지 65도의 온도마진을, 저온(-32도)에서는 약 60도 까지 28도의 온도마진을 확보하고 있다고 결정할 수 있었다. 또한, 전원장치의 가장 취약한 부분은 FET임을 확인할 수 있었다. 시험 결과를 통해 전원장치의 설계 마진은 충분히 확보하였으므로 설계 적합성 양호로 판단되었다.
또한, 전원장치의 가장 취약한 부분은 FET임을 확인할 수 있었다. 시험 결과를 통해 전원장치의 설계 마진은 충분히 확보하였으므로 설계 적합성 양호로 판단되었다.
운용시 발생 가능한 조건을 통계적 수치를 적용하여 (온도조건 :-60℃ ~ 90℃) 시험하고 장비의 정상동작을 확인하였고 극한고온환경을 고려한 고온 DL 시험 시 120℃까지 정상동작을 확인하였다. 즉, HALT의 결과 전원장치 제품의 설계 마진(Design margin)은 제품 사양대비 고온(55도)기준으로 약 120도 까지 65도의 온도마진을, 저온(-32도)에서는 약 60도 까지 28도의 온도마진을 확보하고 있다고 결정할 수 있었다. 또한, 전원장치의 가장 취약한 부분은 FET임을 확인할 수 있었다.
현장에서 발생 가능한 조건을 통계적 수치를 적용하여 (온도조건 :-60℃ ~ 90℃) 시험하고 장비의 정상동작을 확인하였고 또한 극한고온환경을 고려한 고온 DL 시험 시 120℃까지 정상동작을 확인하였다. 즉, HALT의 결과 제품의 설계마진(Design margin)은 제품 사양대비 고온 (55도)기준으로 약 120도 까지 65도의 온도마진을, 저온(-32 도)에서는 약 60도 까지 28도의 온도마진을 확보하고 있다고 결정할 수 있었다. 또한, 전원장치의 가장 취약한 부분은 FET 임을 확인할 수 있었다.

후속연구

시험 결과를 통해 전원장치의 설계 마진은 충분히 확보하였으므로 설계 적합성 양호로 판단되었다. 설계단계에서 HALT 기반의 신뢰성 검증 활동을 통한 강건설계 및 설계 여유도를 확보할 수 있었으며, 본 논문을 통해 검증된 전원장치의 설계 마진은 시스템에 대한 신뢰성을 향상시킬 수 있을 것으로 기대된다.

참고문헌 (15)

J.W. Park, "Planning Accelerated Life Tests with Two Stress Variables: The Cases of Weibull Lifetime Distribution", Journal of the Korean Institute of Industrial Engineers, Vol. 2007, No. 5, 2007.
Lee, Bok-Shin, A Study on the Reliability Growth of ICE Machine for Refrigerator by Accelerated Life Test, Master's Thesis, Chonnam National University, 2006.
Kwang-Hyeon Lim, Kwang-Sun Ryu, Ho-Sun Shon, Keun-Ho Ryu, "The Study of quality measurement plan for software reliability", Journal of the KSCI (JKSCI), Vol. 17, No. 12, pp. 187-198, 2012.
S. Seo, C. Ha, K. Kim, "Optional Design of Accelerated Life Tests under Model Uncertainty", Journal of the Korean Society for Quality Management, Vol. 29, No.3, pp. 49-65, 1997.
W. Nelson, "Accelerated Testing: Statistical Models, Test Plans, and Data Analysis", Wiley, New York, 1990.
Dong Su Yoo, Reliability/Quality technology for product success, LuxMedia, 2011.
Soon Ho Lee, A study on Lifetime Prediction of TFT-LCD Module, Master's Thesis, Kumoh National Institute of Technology, 2007.
Dong Sun, Shin, HALT and Reliability Estimation of Optical Splitter Module that used Flat type Fiber Array, Doctoral Dissertation, 2009.
Park, Hee Jun, An Experimental Study on Reliability assessment of Turnout Track Control unit by HALT, Master's Thesis, Seoul National University of Science and Technology, 2012
SoonMok Choi, "Accelerated Life Testing and Failure Mode Analysis for Ceramic Electronic Parts", Ceramist, Vol. 10, No. 5, pp. 108-116, 2007.
G.K. Hobbs, "Accelerated Reliability Engineering: HALT & HASS", Hobbs Engineering, 2005.
A. Bernard, "The Ten things You Should Know about HALT & HASS", IEEE, 2012.
A.S. Nowick, Yang Du, K.C. Liang, "Some factors that determine proton conductivity in nonstoichiometric complex perovskites", Solid State Ionics Vol. 125, pp. 303-311. 1999.

상세보기
L. Mosely referred in "Challenges in Decoupling Capacitors", C. A. Randall, CDS spring report, p. 3. 2006.
YuShin Chang, DoYoung Kwak, YoungDon Shin, "Verification for the design margin of the power board using HALT", CICS 2017 Conference, pp. 243-244, 2017.

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증