$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

채널 폭에 따른 MOSFET 문턱전압 및 전류 변동성에 관한 시뮬레이션 분석
Simulation Analysis of the Variability of MOSFET Threshold Voltage and Current on Channel Width

Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.55 no.6 = no.487, 2018년, pp.13 - 19  

정인영 (광운대학교 전자통신공학과) ,  박찬형 (광운대학교 전자통신공학과)

초록
AI-Helper 아이콘AI-Helper

짧은 채널 길이와 긴 채널 너비를 갖는 MOSFET은 너비 방향으로 불균일한 채널 불순물 농도를 갖게 되며, 이에 의해 너비 방향으로 각 지점에서의 MOSFET 채널은 서로 다른 값의 문턱전압을 갖게 된다. 본 논문에서는 넓은 폭의 MOSFET을 문턱전압이 정규분포의 변동성을 갖는 W/L=1인 단위 MOSFET의 병렬연결로 모델링하여 SPICE 모델 파라미터를 활용한 시뮬레이션 기법으로 폭의 길이에 따른 전류-전압곡선의 특성을 분석한다. 이 분석을 통해 MOSFET의 폭이 넓어질수록 문턱전압이 낮아지고 문턱전압 이하 영역에서의 전류곡선의 지수기울기가 감소하는 것을 파악한다. 또한 문턱전압 부근과 그 이하 영역에서 MOSFET 너비에 따른 전류의 분포를 예측함으로써 전류 매칭에 유리한 MOSFET의 크기와 바이어스 조건을 제시한다. 이러한 분석 결과는 문턱전압의 변동성을 잘 견디는 초저전압 동작 아날로그 회로의 설계에 유용하게 활용될 것으로 기대된다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Short-channel length and wide-channel width MOSFET's have nonuniform channel doping density along the channel width, making local threshold voltage along the width different We develop a wide-width MOSFET model by the parallel connection of unit MOSFET of W/L=1 with its threshold voltage normal-dist...

주제어

#MOSFET   #variability   #threshold voltage   #channel width   #random dopant fluctuations  

참고문헌 (13)

  1. B. Hoeneisen and C. A. Mead, "Fundamental limitations in Microelectronics-I. MOS technology," Solid-State Electronics, Vol. 15, no. 7, pp. 819-829, July 1972. 

    상세보기 crossref

  2. R. W. Keyes, "Physical limits in digital electronics," Proceedings of the IEEE, Vol. 63, no. 5, pp. 740-767, May 1975. 

    상세보기 crossref

  3. R. W. Keyes, "Effect of randomness in the distribution of impurity ions on FET thresholds in integrated electronics," IEEE Journal of Solid-State Circuits, Vol. 15, no. 4, pp. 245-247, August 1975. 

  4. H.-S. Wong and Y. Taur, "Three-dimensional "atomistic" simulation of discrete random dopant distribution effects in sub-0.1 ${\mu}m$ MOSFET's," in IEDM Tech. Dig., pp. 705-708, Dec. 1993. 

  5. T. Mizuno, J. Okamura, and A. Toriumi, "Experimental study of threshold voltage fluctuation due to statistical variation of channel dopant number in MOSFET's," IEEE Transactions on Electron Devices, Vol. 41, no. 11, pp. 2216-2221, November 1994. 

    상세보기 crossref

  6. X. Tang, V. K. De, and J. D. Meindl, "Intrinsic MOSFET parameter fluctuations due to random dopant placement," IEEE Transactions on VLSI Systems, Vol. 5, no. 4, pp. 369-376, December 1997. 

    상세보기 crossref

  7. A. Asenov, "Random dopant induced threshold voltage lowering and fluctuations in sub-0.1 ${\mu}m$ MOSFET's: A 3-D "atomistic" simulation study," IEEE Transactions on Electron Devices, Vol. 45, no. 12, pp. 2505-2513, December 1998. 

    상세보기 crossref

  8. C. Shin, X. Sun, and T.-J. King Liu, "Study of random-dopant-fluctuation (RDF) effects for the trigate bulk MOSFET," IEEE Transactions on Electron Devices, Vol. 56, no. 7, pp. 1538-1542, July 2009. 

    상세보기 crossref

  9. J. Park and C. Yoo, "Band-gap reference voltage generator insensitive to mismatch variation," Journal of the Institute of Electronics and Information Engineers, Vol. 54, no. 12, pp. 1763-1768, December 2017. 

  10. Youngwoo Ji, Cheonhoo Jeon, Hyunwoo Son, Byungsub Kim, Hong-June Park, Jae-Yoon Sim, "A 9.3 nW All-in-One Bandgap Voltage and Current Reference Circuit," in ISSCC Tech. Dig., pp. 100-101, San Francisco, USA, February 2017. 

  11. K. R. Lakshmikumar, R. A. Hadaway, and M. A. Copeland, "Characterization and Modeling of Mismatch in MOS Transistors for Precision Analog Design," IEEE Journal of Solid-State Circuits, Vol. 21, no. 6, pp. 1056-1066, December 1986. 

  12. G. W. Parker, "Electric field outside parallel plate capacitor," Am. J. Physics, Vol. 70, no. 5, pp. 502-507, May 2002. 

    상세보기 crossref

  13. H.-J. Cho, et al., "Bulk Planar 20 nm High-K / Metal Gate CMOS Technology Platform for Low Power and High Performance Applications" in IEDM Tech. Dig., pp. 350-353, Dec. 2011. 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로