[논문]안전조치 포함 다단계 임무 수행을 위한 선택적 스퀴브 도화 및 점검 회로 설계

이헌철; 권용성

doi:10.9766/kimst.2018.21.5.684

안전조치 포함 다단계 임무 수행을 위한 선택적 스퀴브 도화 및 점검 회로 설계
Selective Squib Activation and Check Circuit Design for Safeguarded Multi-Phase Missions 원문보기

韓國軍事科學技術學會誌 = Journal of the KIMST, v.21 no.5, 2018년, pp.684 - 696

이헌철 (국방과학연구소 제1기술연구본부) , 권용성 (국방과학연구소 제1기술연구본부)

Abstract ▼ AI-Helper

The mission in missile systems can be conducted with multiple phases according to the characteristics of the systems and the targets. The safeguarded multi-phase mission includes a safeguarded phase before launch for considering the safety of operators in unexpected squib activation. However, the safeguard function should be disabled after launch to complete the mission. Therefore, the squib system needs to be selectively activated according to the phases. This paper presents a selective squib activation and check circuit design for safeguarded multi-phase missions in missile systems. The presented circuit design was implemented with various electronic components including a field-programmable gate array(FPGA). Its functions and performance were validated by both many ground tests and several flight tests.

주제어

표/그림 (20)

그림 Fig. 1. The concept of safeguarded multi-phase missions
그림 Fig. 2. The concept of the irreversible discrete signal-based safeguard system
그림 Fig. 3. Mechanical relay-based latch and safeguard circuits
그림 Fig. 4. The problem of the existing squib activation circuits in flight phases
그림 Fig. 5. The structure of selective squib activation and check circuits
그림 Fig. 6. Source generation circuits for selective activation and check
그림 Fig. 7. MOSFET-based squib activation circuits
그림 Fig. 8. Selective control logic for the squib activation source
표 Table 1. Pseudo HDL code for the process of SQB_ARM_DISABLE_FLAG
표 Table 2. Pseudo HDL code for the process of SQB_ARM_ENABLE_FLAG
그림 Fig. 9. The FPGA structure including the selective squib activation source generation logic
그림 Fig. 10. The concept of the FPGA implementation of discrete signal noise filters
그림 Fig. 11. Synthesis result of the SQB_ARM_ENABLE_FLAG logic(RTL View)
그림 Fig. 12. Synthesis result of the DISABLE_INHIBIT_FLAG logic(RTL View)
표 Table 3. FPGA hardware resources
그림 Fig. 13. FPGA post-layout simulation results
그림 Fig. 14. The results of generating the check sources at V_SQB1 and V_SQB2
그림 Fig. 15. The results of generating the activation sources at V_SQB1 and V_SQB2
그림 Fig. 16. The results of the squib activation currents
그림 Fig. 17. The results of the integrated system tests

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

. 그리고 스퀴브 도화 전원을 차단함으로써 안전조치를 수행할 것인지, 유지함으로써 안전조치를 무시할 것인지 판단하기 위한 것이다. 즉, 임무 수행 단계에 따라 선택적으로 스퀴브 도화 전원을 차단 혹은 유지하도록 설계되어야 한다.
본 논문에서는 유도무기 시스템에서 발사 전 임무 단계에서는 안전조치 기능을 사용할 수 있고, 발사 후 임무 단계에서는 불특정 원인에 의해 안전조치용 디스크리트 신호가 발생하더라도 해당 기능을 사용할 수 없도록 하는 선택적 스퀴브 도화 및 점검 회로를 제안하였다.
반면에 비행 상태에서는 안전조치 기능이 불필요하고 오히려 오작동을 일으킬 수 있으므로 안전조치 기능이 동작하는 것을 금지(inhibit)시켜야 한다. 본 장에서는 위개념을 구현하기 위한 비가역 디스크리트 신호 기반 안전조치 기능과 기존 스퀴브 도화 회로의 문제점에 대해 기술한다.

제안 방법

또한 기계식 릴레이 대신 전자식 릴레이를 사용하여 무게 및 공간 효율성 높였다. 도화 및 점검 전원 생성 회로와 스퀴브 구동 회로는 MOSFET을 이용하여 구현되었고, 선택적 안전조치 기능은 CPU와 연동된 FPGA 내부에 구현되었으며, SSR(Solid State Realy)을 통해 도화용 전원을 제어하도록 구현되었다.
그러면 스퀴브 시스템은 도화 명령을 받기도 전에 활성화되어서 임무 실패로 이어질 수 있다. 따라서 도화용 전원을 직접적으로 스퀴브 전원으로 사용하지 않고, 전압을 서서히 상승시키는 Slow Starter 회로를 통해 전원을 공급하였다^[2].
먼저, 점검용 전원이 정상적으로 생성되는지 확인하였다. 점검용 전원(V_CHK) 측정 지점은 Fig.
본 논문에서는 발사 전에는 안전조치 기능을 사용 할 수 있고, 발사 후에는 불특정 원인에 의해 안전조치용 디스크리트 신호가 발생하더라도 해당 기능을 사용할 수 없도록(inhibit) 하는 선택적 스퀴브 도화 및 점검 회로를 제안한다.
. 본 논문에서는 스퀴브 시스템을 안정적으로 완전히 활성화시키기 위해 Fig. 7과 같이 스퀴브마다 두 개의 동일한 구동 회로들을 적용하였다.
스퀴브 도화 전류량은 R1 및 R2에 의해 결정되고, 도화 명령의 인가 지속시간은 스퀴브의 특성을 고려하여 설정 한다. 본 연구에서는 전류량은 5.8 A가 되도록 R1 및 R2를 설정하였고, 도화 명령의 지속시간은 100 ms로 설정하였다. 점검용 전원 및 도화용 전원이 정상적으로 형성되었고, 도화 명령에 따른 스퀴브 도화 전류가 정상적으로 측정됨을 통해, 본 연구에서 개발한 스퀴브 구동 회로가 정상적으로 동작하였음을 알 수 있다.
선택적 스퀴브 도화 전원 생성 로직은 Microsemi사의 A3P1000 계열 FPGA에 Libero SOC v11.8 개발 환경에서 VHDL(VHSIC Hardware Description Language)을사용하여 구현되었다. SQB_ARM_ENABLE_FLAG 발생 로직의 FPGA 합성(synthesis) 결과의 일부분은 Fig.
Vg와 Vs는 각각 Q3의 게이트(gate)와 소스(source) 단의 전압을 나타낸다. 스퀴브 도화 전류량은 R1 및 R2에 의해 결정되고, 도화 명령의 인가 지속시간은 스퀴브의 특성을 고려하여 설정 한다. 본 연구에서는 전류량은 5.
FPGA는 해당 주소를 일정 주기로 모니터링하면서 CPU로부터 특정 메시지가 기록된 것을 확인하게 되면 해제 금지 플래그 (DISABLE_INHIBIT_FLAG)를 발생시킨다. 스퀴브 장전 가능 플래그(SQB_ARM_ENABLE_FLAG)는 스퀴브 장전 가능(SQB_ARM_ENABLE) 디스크리트 신호 수신부(Receiver)에서 리셋(RESET) 신호, 스퀴브 장전 해제 플래그(SQB_ARM_DISABLE_FLAG) 및 해제 금지 플래그(DISABLE_INHIBIT_FLAG)를 입력으로 하고 노이즈 필터를 거친 후 최종적으로 스퀴브 장전 가능 플래그 활성화 여부를 판단하도록 설계되었다. 스퀴브 장전 래치 전원(SQB_ARM_LAT_OUT_PWR)은 스퀴브 장전 가능 플래그가 활성화되어 있는 동안 계속 공급 되도록 설계되었다.
스퀴브 장전 가능 플래그(SQB_ARM_ENABLE_FLAG)는 스퀴브 장전 가능(SQB_ARM_ENABLE) 디스크리트 신호 수신부(Receiver)에서 리셋(RESET) 신호, 스퀴브 장전 해제 플래그(SQB_ARM_DISABLE_FLAG) 및 해제 금지 플래그(DISABLE_INHIBIT_FLAG)를 입력으로 하고 노이즈 필터를 거친 후 최종적으로 스퀴브 장전 가능 플래그 활성화 여부를 판단하도록 설계되었다. 스퀴브 장전 래치 전원(SQB_ARM_LAT_OUT_PWR)은 스퀴브 장전 가능 플래그가 활성화되어 있는 동안 계속 공급 되도록 설계되었다.
본 논문에서는 발사 전에는 안전조치 기능을 사용 할 수 있고, 발사 후에는 불특정 원인에 의해 안전조치용 디스크리트 신호가 발생하더라도 해당 기능을 사용할 수 없도록(inhibit) 하는 선택적 스퀴브 도화 및 점검 회로를 제안한다. 제안된 회로는 MOSFET(Metal- Oxide-Semiconductor Field Effect Transistor), FPGA (Field-Programmable Gate Array)를 포함한 다양한 전자부품들을 이용하여 설계되었고, 그 기능과 성능은 지상시험 및 비행시험을 통해 검증되었다.
본 논문에서는 유도무기 시스템에서 발사 전 임무 단계에서는 안전조치 기능을 사용할 수 있고, 발사 후 임무 단계에서는 불특정 원인에 의해 안전조치용 디스크리트 신호가 발생하더라도 해당 기능을 사용할 수 없도록 하는 선택적 스퀴브 도화 및 점검 회로를 제안하였다. 제안된 회로는 도화 및 점검 전원 생성 회로, MOSFET 기반 스퀴브 구동 회로, FPGA를 이용한 선택적 스퀴브 도화 로직으로 구성되었다. 제안된 회로의 기능은 스퀴브 구동 회로 점검, FPGA 합성 후 시뮬레이션, 그리고 실제 체계시험을 통해 정상적으로 동작함이 검증되었다.
FPGA는 CPU로부터 제어 신호들을 수신하면서, 데이터 버스를 이용하여 데이터를 송수신하도록 설계되었다. 특히, 해제 금지(DISABLE_INHIBIT)와 관련된 정보를 수신하고 이에 대한 피드백을 주는 구조로 설계되었다. 입력 신호들은 외부 장비로부터 수신하는 디스크리트 입력 신호들뿐만 아니라 유도제어장치가 출력하는 각종 명령 신호들과 디스크리트 신호들에 대한 피드백 신호들, 그리고 스퀴브 안전조치 상태 신호도 포함한다.
10과 같이 적용되었다. 틱(tick) 기준 M개의 셀로 구성된 결정 윈도우(decision window)에서 N개 초과 입력 신호가 카운트되면 해당 디스크리트 입력 신호가 실제로 발생했다고 판단하도록 설계되었다. 여기서 기준 틱과 M과 N의 값에 따라 입력 신호 판단 지연(delay) 시간이 결정된다.

대상 데이터

본 연구에서 개발된 선택적 스퀴브 도화 및 점검 회로를 포함한 유도제어장치는 전체 유도무기체계의 부체계 장비들 중 하나로 탑재되었다. 체계시험을 통해 본 연구에서 개발된 기술이 정상적으로 동작하는지 살펴보았고, 그 결과는 Fig.

데이터처리

검증을 위한 시뮬레이션은 ModelSim을 사용하여 수행하였고, 그 결과는 Fig. 13과 같았다. 발사 전(before launch) 임무 단계에서는 SQB_ARM_DISABLE 신호가 입력되면, 안전조치 기능이 활성화되어서 SQB_ARM_ LAT_PWR가 차단되었다.

성능/효과

따라서 본 시험에서는 발생하지 않았지만, 화염 등으로 인해 의도하지 않은 SQB_ARM_DISABLE 신호가 발생하더라도 안전조치를 수행하지 않는다. SQB_ ARM_LAT_PWR가 계속 공급되고 있는 상태에서 스퀴브 도화 명령 신호인 SQB_FIRE_CMD가 인가되었고, 이에 대한 피드백 신호인 SQB_FIRE_FB_SIG가 정상적으로 수신되었음을 통해, 해당 스퀴브가 정상적으로 도화되었음을 알 수 있었다.
반면에, 발사 후(after launch) 임무 단계에서는 SQB_ARM_DISABLE 신호가 입력되더라도, 안전조치 기능이 비활성화 상태가 유지되어서 SQB_ARM_LAT_PWR가 유지되었다. 따라서 본 연구에서 개발된 선택적 스퀴브 도화 전원 생성 로직이 성공적으로 동작함을 확인하였다.
기존 회로와의 가장 큰 차이점은 선택적 안전조치 기능을 CPU와 연동된 FPGA 로직으로 구현한 것이다. 또한 기계식 릴레이 대신 전자식 릴레이를 사용하여 무게 및 공간 효율성 높였다. 도화 및 점검 전원 생성 회로와 스퀴브 구동 회로는 MOSFET을 이용하여 구현되었고, 선택적 안전조치 기능은 CPU와 연동된 FPGA 내부에 구현되었으며, SSR(Solid State Realy)을 통해 도화용 전원을 제어하도록 구현되었다.
여기서 기준 틱과 M과 N의 값에 따라 입력 신호 판단 지연(delay) 시간이 결정된다. 본 연구에서는 기존 기계식릴레이의 동작 지연 시간에 근접하도록, M = 20, N = 15, 틱 주기는 0.5 ms, 결정 윈도우는 10 ms로 설정되었고, 결과적으로 약 8.25 ms의 지연 시간이 발생하였다.
8 A가 되도록 R1 및 R2를 설정하였고, 도화 명령의 지속시간은 100 ms로 설정하였다. 점검용 전원 및 도화용 전원이 정상적으로 형성되었고, 도화 명령에 따른 스퀴브 도화 전류가 정상적으로 측정됨을 통해, 본 연구에서 개발한 스퀴브 구동 회로가 정상적으로 동작하였음을 알 수 있다.
제안된 회로는 도화 및 점검 전원 생성 회로, MOSFET 기반 스퀴브 구동 회로, FPGA를 이용한 선택적 스퀴브 도화 로직으로 구성되었다. 제안된 회로의 기능은 스퀴브 구동 회로 점검, FPGA 합성 후 시뮬레이션, 그리고 실제 체계시험을 통해 정상적으로 동작함이 검증되었다.
75 V가 측정되어야 한다. 측정 결과는 Fig. 14와 같고, 한 격자당 5 V를 나타내므로 두 개의 채널 모두에서 +13.75 V 전원이 정상적으로 형성되었음을 확인할 수 있다.
) 지점에 도화용 전원 레벨인 +28 V가 측정되어야 한다. 측정 결과는 Fig. 15와 같고, 한 격자당 10 V를 나타내므로 두 개의 채널 모두에서 +28 V 전원이 정상적으로 형성되었음을 확인할 수 있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	안전조치 기능은 어떻게 구현될 수 있는가?	안전조치 기능은 스퀴브 도화 시스템에 과도한 전류가 흐르는 것을 방지함으로써 구현될 수 있다[6,7]. 하지만 이러한 방식의 안전조치는 임무 단계별 선택적 기능 구현에는 한계가 있다.
	유도무기 시스템에서 임무는 어떻게 수행되는가?	유도무기 시스템에서 임무 수행은 시스템 및 목표물의 특성에 따라 다단계(multi-phases)로 수행된다. 유도무기는 스퀴브(squib) 시스템과 같은 고위험 장비들이 탑재되어 있기 때문에 발사 전 수행되는 임무 단계에서는 운용자의 안전 문제를 고려해야 한다.
	임무 단계에 따라 전원을 선택적으로 공급할 수 있는 회로가 필요한 이유는?	유도무기 시스템에서 스퀴브 도화 실패는 임무 실패로 이어지기 때문에 발사 전 스퀴브의 상태를 점검 하는 것이 중요하다. 스퀴브 시스템은 스퀴브가 도화 되지 않는 충분히 작은 전류로 점검을 수행해야 한다. 반면에, 실제 임무 수행을 위해서는 스퀴브 시스템을 완전히 활성화시키기 위해 충분한 전류를 흘려주어야 한다. 따라서 임무 단계에 따라 점검용 전원과 도화용 전원을 선택적으로 공급할 수 있는 회로가 필요하다.

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증