[논문]FPGA 기반 저전력 및 저비용 휴대용 빔포머 설계

정갑중; 박철영

doi:10.9723/jksiis.2019.24.1.031

초록
AI-Helper

본 논문에서는 초음파 응용 영상 기술의 다양한 임상 진단 응용이 가능한 파이프라인 회로 구성 방식을 가지는 빔포밍 프런트 엔드 플랫폼을 개발한다. 하드웨어 설계에서는 전력, 통합수준 및 복제 가능성이 중요한 확장 가능한 애플리케이션은 물론 압축 애플리케이션을 대상으로 한다. 펌웨어 디자인으로는 차세대 고수준의 합성 도구인 Vivado HLS 툴을 사용하여 최대의 생산성 향상으로 설계 생산성을 가속화하는 새로운 IP 및 시스템 중심 설계 환경 구축을 통하여 최적의 FPGA 병렬 처리 수준을 달성 하도록 구현하였다. 설계된 디지털 빔포머는 향후 시스템 사양의 재구성이나 변경시 적절한 수정 및 보완이 가능하고, 임의의 이미지 영역을 생성할 수 있는 스캔 데이터의 고속 관리 기능을 지원한다.

Abstract ▼ AI-Helper

In this paper, we develop a beamforming front end platform with pipeline circuit configuration method that can apply various clinical diagnostic applications of ultrasound image technology. Hardware design targets compression applications as well as scalable applications where power, integration lev...

In this paper, we develop a beamforming front end platform with pipeline circuit configuration method that can apply various clinical diagnostic applications of ultrasound image technology. Hardware design targets compression applications as well as scalable applications where power, integration levels and replication possibilities are important. Firmware design was implemented to achieve optimal FPGA parallel processing level by constructing new IP and system-oriented design environment to accelerate design productivity with maximum productivity improvement using Vivado HLS tool, which is a next generation high level synthesis tool. Former supports the high-speed management function of scan data that can create an image area arbitrarily and can be appropriately corrected and supplemented when reconfiguring or changing system specifications in the future.

주제어

표/그림 (8)

그림 Fig. 2 Full Beamformer System and Related Components.
그림 Fig. 1
그림 Fig. 3
그림 Fig. 4 Internal Structure of US Beamformer Receiver
표 Table 1 Characteristics of the DesignedBeamformer Reported by Vivado
그림 Fig. 5 Test Bench for Digital Beam Former Start Scan Clock Signal Generation
그림 Fig. 6 Added scanData by webs(Write Enable Bar for startScan) signal
그림 Fig. 7 Result of Loading Register Value of Scan Data by Webs Signal

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 초음파 응용 영상 기술의 다양한 임상 진단 응용이 가능한 파이프라인 회로 구성 방식을 가지는 빔포밍(Beamforming) 프런트엔드 플랫폼을 개발한다. 먼저, 시스템 레벨의 하드웨어와 HDL 디자인 레벨에서 확장 가능한 빔포밍 아키텍처 설계를 구현한다.
또한, 소프트웨어부에서의 고속 인터페이스 요구사항 및 제어 기능 인터페이스 사양 및 향후 요구기능을 만족할 수 있어야 한다. 본 논문에서는 수신 빔포머 기능 블록을 구현한다.
본 논문에서는 초음파 응용 영상 기술의 다양한 임상 진단 응용이 가능한 파이프라인 회로 구성 방식을 가지는 빔포밍 프런트 엔드 플랫폼을 구현하였다. 설계된 디지털 빔포머는 향후 시스템 사양의 재구성이나 변경시 적절한 수정 및 보완이 가능하고, 임의의 이미지 영역을 생성할 수 있는 스캔 데이터의 고속 관리기능을 지원한다.
마지막으로 디지털 빔 포메이션의 기술적 과제를 검토하고 개발된 디지털 빔포머를 시뮬레이션하고 성능을 살펴본다. 진보적 기능 및 추가 개발 필요 기능 등과 관련하여 디지털 빔포머의 향후 작업에 대해 기술한다.

제안 방법

기본적으로 가변 입력 클럭 스피드를 활용하여 동작 클럭을 쉽게 변경할 수 있고 시스템 적응형 스캔 데이터 처리가 가능한 방법을 사용하였고, 4단 파이프라인 방법을 적용하여 DBF 기능을 구현하였다. 1단 파이프라인 단계에서는 디지털 스캔 데이터 정렬 및 시프트 레지스터로의 입력기능을 수행한다.
또한, 펌웨어 디자인으로는 차세대 고수준의 합성 도구인 Vivado HLS 툴[7]을 사용하여 최대의 생산성 향상으로 설계 생산성을 가속화하는 새로운 IP 및 시스템 중심 설계 환경 구축을 통하여 최적의 FPGA 병렬 처리 수준을 달성 하도록 구현 하였다. 마지막으로 디지털 빔 포메이션의 기술적 과제를 검토하고 개발된 디지털 빔포머를 시뮬레이션하고 성능을 살펴본다.
또한, 펌웨어 디자인으로는 차세대 고수준의 합성 도구인 Vivado HLS 툴[7]을 사용하여 최대의 생산성 향상으로 설계 생산성을 가속화하는 새로운 IP 및 시스템 중심 설계 환경 구축을 통하여 최적의 FPGA 병렬 처리 수준을 달성 하도록 구현 하였다. 마지막으로 디지털 빔 포메이션의 기술적 과제를 검토하고 개발된 디지털 빔포머를 시뮬레이션하고 성능을 살펴본다. 진보적 기능 및 추가 개발 필요 기능 등과 관련하여 디지털 빔포머의 향후 작업에 대해 기술한다.
따라서 본 논문에서는 초음파 응용 영상 기술의 다양한 임상 진단 응용이 가능한 파이프라인 회로 구성 방식을 가지는 빔포밍(Beamforming) 프런트엔드 플랫폼을 개발한다. 먼저, 시스템 레벨의 하드웨어와 HDL 디자인 레벨에서 확장 가능한 빔포밍 아키텍처 설계를 구현한다. 하드웨어 설계에서는 전력, 통합 수준 및 복제 가능성이 중요한 확장 가능 애플리케이션은 물론 압축 애플리케이션을 대상으로 한다.
시스템의 주요 구성 요소는 Artix-7을 이용하여 설계한 FPGA이지만 상대적으로 저렴한 Spartan7[9]을 활용하여 FPGA의 주요 구성 요소와 CLB, LUT 및 BRAM의 의미를 검토하였다. 백엔드 시스템의 전단부 빔포밍 수신 모듈을 마이크로프로세서 구성하고 설계하여 백엔드 함수의 복잡성을 줄였다.
3은 설계한 디지털 빔포머 시스템 아키텍처를 보여준다. 제안된 시스템 아키텍처는 16개 빔 채널을 형성하도록 설계되었다. 송신기 회로는 2 개의 초음파 펄스 발생기 드라이버 IC(LM96550)와 펄스 패턴 제어용으로 작동하는 2 개의 송신 빔 형성기 IC(LM96570)로 구성된다.
설게한 IP 코어와 그 구성 요소인 LVDS 인터페이스를 사용하는 디시리얼라이저, 초음파 수신기 인터페이스, 디지털 빔포머 IP 인터페이스의 주요 구성 요소와 동기화및 버퍼링 기술에 대한 데모를 진행한다. 향후 필요한 추가 기능으로 보간 및 합산에 대한 최적화 기법의 방법을 설명하고, 사용 중인 DDR 메모리 코어에 대한 데모도 진행하였다.

대상 데이터

전원 시스템과 관련하여 디지털 빔포머 시스템에서 중요한 부분은 배전 시스템이다. 본 설계에서는 3 개의 스위치 모드 전원 공급 장치를 사용하고 있다. 스위치 모드 전력 변환기는 입력 DC 전원 공급 장치를 높은 변환 효율로 다른 전압으로 조정하기 위해 한 쌍의 정합된 전계 효과 트랜지스터를 사용하는 최신 DC-DC 변환기이다.
또한 추후 빔포머에 인터페이스를 추가하면 타사의 마이크로프로세서와 인터페이스가 가능하다. 설게한 IP 코어와 그 구성 요소인 LVDS 인터페이스를 사용하는 디시리얼라이저, 초음파 수신기 인터페이스, 디지털 빔포머 IP 인터페이스의 주요 구성 요소와 동기화및 버퍼링 기술에 대한 데모를 진행한다. 향후 필요한 추가 기능으로 보간 및 합산에 대한 최적화 기법의 방법을 설명하고, 사용 중인 DDR 메모리 코어에 대한 데모도 진행하였다.
설계를 위한 입력 전원 레일은 Linear Technology의 5V 전압 레귤레이터 회로로 5V 메인 전원에서 각 부분에 필요한 3.3V, 2.5V, 1.8V, 1.0V 및 0.9V 전원을 생성한다. 스위치 모드 컨버터는 벅 컨버터 토폴로지를 사용한다.
제안된 시스템 아키텍처는 16개 빔 채널을 형성하도록 설계되었다. 송신기 회로는 2 개의 초음파 펄스 발생기 드라이버 IC(LM96550)와 펄스 패턴 제어용으로 작동하는 2 개의 송신 빔 형성기 IC(LM96570)로 구성된다. 수신기 회로의 경우 모든 수신기 AFE 기능을 포함하는 두 개의 IC(AFE804)가 있으며 두 회로는 HV 스위치로 절연되어 있다.
시스템의 주요 구성 요소인 FPGA는 Xilinx사의 Artix7으로 설계하였다. 최신 하이레벨 합성 툴인 Vivado 개발 환경에서 Verilog HDL 코드를 이용하여 속도 병목 현상, 필요 메모리 고속 버퍼링 요구 사항 및 고급 수학적 모듈의 사용필요성 감소와 같은 하드웨어의 최적화 문제를 해결하였다.

성능/효과

최신 하이레벨 합성 툴인 Vivado 개발 환경에서 Verilog HDL 코드를 이용하여 속도 병목 현상, 필요 메모리 고속 버퍼링 요구 사항 및 고급 수학적 모듈의 사용필요성 감소와 같은 하드웨어의 최적화 문제를 해결하였다. 또한, Vivado 환경에서 제공되는 풍부한 High-level Synthesis 기능을 활용하여 개발 속도를 단축하고 최적 회로 구현을 할 수 있었고, 더욱 저렴한 Spartan7 을 사용하여 시스템을 구성할 수 있었다.
시스템의 주요 구성 요소는 Artix-7을 이용하여 설계한 FPGA이지만 상대적으로 저렴한 Spartan7[9]을 활용하여 FPGA의 주요 구성 요소와 CLB, LUT 및 BRAM의 의미를 검토하였다. 백엔드 시스템의 전단부 빔포밍 수신 모듈을 마이크로프로세서 구성하고 설계하여 백엔드 함수의 복잡성을 줄였다. 또한 추후 빔포머에 인터페이스를 추가하면 타사의 마이크로프로세서와 인터페이스가 가능하다.
전체 Verilog HDL은 약 51,000 line, 합성된 Cell 수는 약 20,000개, 합성 Net의 수는 약 316,000개 그리고 전체 전력소비는 84mW로써 기존의 개별 부품을 사용하여 구현한 경우에 비해 저전력 설계가 가능하다.
여러 분야에서 탁월한 성능을 발휘하기 위한 빔포머의 설계에서는 몇 가지 요구되는 사항이있다. 첫째, 임의의 이미지 영역을 생성 할 수 있으면서 빔포밍 계산과 관련된 매개 변수를 변경할 수 있도록 재구성이 가능해야 한다. 둘째, 필요한 장치의 크기에 맞게 확장 또는 축소 설계가 가능해야 하며 하드웨어 내부에 대한 어떤 이해도 요구하지 않아야 한다.

후속연구

백엔드 시스템의 전단부 빔포밍 수신 모듈을 마이크로프로세서 구성하고 설계하여 백엔드 함수의 복잡성을 줄였다. 또한 추후 빔포머에 인터페이스를 추가하면 타사의 마이크로프로세서와 인터페이스가 가능하다. 설게한 IP 코어와 그 구성 요소인 LVDS 인터페이스를 사용하는 디시리얼라이저, 초음파 수신기 인터페이스, 디지털 빔포머 IP 인터페이스의 주요 구성 요소와 동기화및 버퍼링 기술에 대한 데모를 진행한다.
본 플랫폼은 향후 실제 시스템 적용 시에 필요한 주변부 시스템 인터페이스들 즉, LVDS 인터페이스, SERDES, 및 다양한 프로세서의 인터페이스 등의 구현시 신속한 추가 개발이 가능하다. 빔 포밍에 필요한 더욱 정확한 계산과 관련된 많은 매개 변수를 변경할 수 있도록 설계하였고 추후에는 목표하는 시스템에 맞게 매개 변수들의 자동 계산하고 수정할 수 있는 기능을 삽입할 필요가 있다.
본 플랫폼은 향후 실제 시스템 적용 시에 필요한 주변부 시스템 인터페이스들 즉, LVDS 인터페이스, SERDES, 및 다양한 프로세서의 인터페이스 등의 구현시 신속한 추가 개발이 가능하다. 빔 포밍에 필요한 더욱 정확한 계산과 관련된 많은 매개 변수를 변경할 수 있도록 설계하였고 추후에는 목표하는 시스템에 맞게 매개 변수들의 자동 계산하고 수정할 수 있는 기능을 삽입할 필요가 있다.
본 논문에서는 초음파 응용 영상 기술의 다양한 임상 진단 응용이 가능한 파이프라인 회로 구성 방식을 가지는 빔포밍 프런트 엔드 플랫폼을 구현하였다. 설계된 디지털 빔포머는 향후 시스템 사양의 재구성이나 변경시 적절한 수정 및 보완이 가능하고, 임의의 이미지 영역을 생성할 수 있는 스캔 데이터의 고속 관리기능을 지원한다.
TI의 AFE 시리즈 시스템 칩을 ADC 입력 채널 모듈로 시용하고 다중 채널에 대한 빔 디렉션 선정 및 초음파 제어 신호를 전송하는 통합 솔루션으로 LM96570등의 초음파 송신기를 사용함으로써 빔 형성을 위한 아날로그 프론트엔드로 활용할 수 있다. 이로 인해 제안된 디자인의 크기, 비용 및 전력을 획기적으로 줄여 저비용 초음파 이미징 장치에 이상적인 솔루션을 제공할 수 있다.
향후 업그레이드된 시스템의 개선 방향으로는 해상도의 향상과 입체영상의 복원을 위한 DBF 회로기능 구현 등이 있다. 또한 의료정보관리의 클라우드 시스템화 및 빅데이터 활용을 위해 각 의료진단 장치들의 사물인터넷화가 필요하다.

질의응답

핵심어	질문	논문에서 추출한 답변
	초음파 영상 진단 시스템의 하드웨어부와 소프트웨어부의 구성은?	초음파 영상 진단 시스템은 크게 하드웨어부와 소프트웨어부로 나누어져 있다. 하드웨어부는 트랜스듀서를 포함하여 프론트엔드 프로세싱 부와 미드엔드 프로세싱 부로 구성된다. 소프트웨어부는 프로세서 시스템, 초음파 시스템 운영체제, 디스플레이 및 오디오 출력 장치 등으로 구성된다. FPGA 기반의 하드웨어 빔포머는 아날로그 프론트엔드 멀티칩 모듈[8]과 고속 시리얼 데이터 및 패럴렐 제어신호 인터페이스를 지원하며 별도의 구동용 프로세서 없이 단독으로 소프트웨어부와 고속 인터페이스가 가능하며, 응용 시스템에 따른 지연 제어 기능을 이용한 가변 지연 구성이 가능해야 한다.
	지난 30여 년간 실시간 이미징 초음파 장비의 주류는 무엇이었는가?	초음파 빔포머(Beamformer)는 다양한 임상진단 및 여러 분야에서 응용이 가능한 기본 기술 중의 하나이며, 초음파의 전처리(스캐너)를 담당한다. 지난 30여 년간 아날로그 빔 형성기는 실시간 이미징 초음파 장비의 주류였다. 그러나 현대에는 여러 상용 시스템의 도입으로 디지털 빔 포메이션으로의 대대적인 변화를 겪고 있으며[2-4], 기존에 하드웨어와 CPU로 처리하던 초음파 빔포밍 기술을 다수의 코어를 통해 처리하여 성능을 높이고 있다[5].
	PoC(Point of Care) 시스템 적용이 가능한 휴대용 빔포머의 장점은?	이를 위해서는 구조적으로 간단하면서도 저가격에 구현할 수 있는 PoC(Point of Care) 시스템 적용이 가능한 휴대용 빔포머 설계가 요구된다. 이는 초음파를 이용한 복합적 임상 진단으로의 응용을 용이하게 할 수 있으며 기존 방식과 비교하여 훨씬 더 저렴한 공정 기술 구현이라는 장점을 가진다.

참고문헌 (9)

Lee, Y. J., and Lee, H. H., "Ultrasonic Application and Recent Trends in Diagnostic Medical Imaging," The Magazine of the IEIE, Vol. 44, No. 3, pp. 40-50, 2017.
Ma, J., Karadayi, K., Ali, M., and Kim, Y., "Software-based Ultrasound Phase Rotation Beamforming on Multi-core DSP," in Proc. IEEE International Ultrasonics Symposium, pp. 503-506, 2011.
Basem Ahmed Hassan, "Low-Cost Digital Ultrasound Beamformer Design using Field Programmable Gate Arrays," Master's Thesis, Cairo University, 2012.
Chen, K., Lam, B., Sodini, C. G., and Chandrakasan, A. P., "System Energy Model for a Digital Ultrasound Beamformer with Image Quality Control," in Proc. IEEE International Ultrasonics Symposium, pp. 615-618, 2012.
Park, H. N., and Lee, J. G., "Ultrasonic Beamforming Design and CUDA Performance Comparison using OpenCL," in Proc. The Institute of Electronics and Information Engineers 2014 Summer Symposium, Vol. 37, No. 1, pp. 1103-1106, 2014.
Lim, B. G. and Kang, M. H., "HW/SW Co-design For an Ultrasonic Signal Processing System Using Zynq SoC," Journal of The Institute of Electronics and Information Engineers, Vol. 51, No. 8, pp. 148-155, 2014.
Xilinx, Vivado Design Suite User Guide, Programming and Debugging, UG908, Apr 20, 2017.
Spaulding, J., Eldar, Y. C,. and Murmann, B., "A Sub-Nyquist Analog Front-End with Subarray Beamforming for Ultrasound Imaging," in Proc. IEEE International Ultrasonics Symposium, 2015.
Xilinx 7 Series FPGAs Data Sheet: Overview, DS180, Mar. 28, 2017.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

FPGA 기반 저전력 및 저비용 휴대용 빔포머 설계
FPGA-Based Low-Power and Low-Cost Portable Beamformer Design 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

표/그림 (8)

표/그림 (8)

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (9)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

FPGA 기반 저전력 및 저비용 휴대용 빔포머 설계 FPGA-Based Low-Power and Low-Cost Portable Beamformer Design 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

표/그림 (8) 모든 표/그림 보기

표/그림 (8) 슬라이드로 보기

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (9)

이 논문을 인용한 문헌

저자의 다른 논문 :

박철영 (15)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

FPGA 기반 저전력 및 저비용 휴대용 빔포머 설계
FPGA-Based Low-Power and Low-Cost Portable Beamformer Design 원문보기

초록
AI-Helper

표/그림 (8)

표/그림 (8)

AI 본문요약
AI-Helper