[논문]Multi-Access Memory System을 이용한 3D 그래픽 프로세서 제안

이스라엘; 김재희; 고경식; 박종원

doi:10.7236/jiibc.2019.19.4.119

Multi-Access Memory System을 이용한 3D 그래픽 프로세서 제안
Proposal of 3D Graphic Processor Using Multi-Access Memory System 원문보기

The journal of the institute of internet, broadcasting and communication : JIIBC, v.19 no.4, 2019년, pp.119 - 128

이스라엘 (충남대학교 정보통신학과) , 김재희 (충남대학교 정보통신학과) , 고경식 (충남대학교 정보통신학과) , 박종원 (충남대학교 정보통신학과)

초록
AI-Helper

3D 그래픽 프로세서의 시스템의 특성상 많은 수학적 계산이 요구되면서 고속처리를 위하여 GPU(Graphics Processing Unit)를 이용한 병렬처리 연구가 많이 진행되고 있다. 본 논문에서는 GPU에서 발생하는 문제점 중 캐시메모리 미스에 의하여 발생하는 대역폭 증가와 3D 셰이더 처리 속도가 일정하지 않은 문제점을 해결하기 위하여 캐시메모리를 사용하지 않는 병렬처리기인 MAMS를 이용한 3D 그래픽 프로세서를 제안한다. 본 논문에서 제안된 MAMS를 이용한 3D 그래픽 프로세서는 DirectX 명령 분석을 이용해 Vertex shader, Pixel shader와 Tiling 및 Rasterizing 구조를 설계 하였고, MAMS를 위한 FPGA(Xilinx Virtex6@100MHz) 보드를 구성하여, Verilog를 사용하여 설계된 구조를 개발하였다. 개발된 FPGA(100Mhz)와 nVidia GeForce GTX 660(980Mhz)의 처리시간을 확인한 결과 GTX 660를 이용한 처리 시간은 일정하지 않음을 확인하였고, MAMS를 이용한 처리 시간은 일정함을 확인하였다.

Abstract ▼ AI-Helper

Due to the nature of the 3D graphics processor system, many mathematical calculations are required and parallel processing research using GPU (Graphics Processing Unit) is being performed for high-speed processing. In this paper, we propose a 3D graphics processor using MAMS, a parallel processor that does not use cache memory, to solve the GPU problem of increasing bandwidth caused by cache memory miss and the problem that 3D shader processing speed is not constant. The 3D graphics processor using MAMS proposed in this paper designed Vertex shader, Pixel shader, Tiling and Rasterizing structure using DirectX command analysis, the FPGA(Xilinx Virtex6@100MHz) board for MAMS was constructed and designed using Verilog. We compared the processing time of the developed FPGA (100Mhz) and nVidia GeForce GTX 660 (980Mhz), the processing time using GTX 660 was not constant and suing MAMS was constant.

주제어

표/그림 (27)

그림 그림 1. 3D 그래픽 처리 Fig. 1. 3D graphics processing
그림 그림 2. 3D 그래픽 랜더링 방법 Fig. 2. 3D graphics rendering method
그림 그림 3. Vertex shader 처리과정 Fig. 3. Vertex shader processing
그림 그림 4. 타일 기반 렌더링 방법의 타일링 및 래스터라이저 처리과정 Fig. 4. Tiling and rasterizer processing of tile-based rendering method
그림 그림 5. 픽셀 셰이더 처리과정 Fig. 5. Pixel Shader processing
그림 그림 6. 타일링 단계에서 메모리 충돌 Fig. 6. Memory conflict in tiling stage
그림 그림 7. 계측적 타일링에 대한 목록 구조 Fig. 7. List structure for hierarchical tiling
그림 그림 8. MAMS를 이용한 3D 그래픽 렌더링 시스템 흐름도 Fig. 8. 3D graphics rendering system flow diagram using MAMS
그림 그림 9. MAMS를 이용한 3D 그래픽 렌더링 시스템 블록 다이어그램 Fig. 9. 3D graphics rendering system Block Diagram using MAMS
그림 그림 10. 지시 분석 과정 Fig. 10. Instruction analysis process
그림 그림 11. PE 용 ALU Fig. 11. ALU for PE
그림 그림 13. 픽셀 셰이더 레지스터 및 ALU연결 다이어그램 Fig. 13. Connectivity diagram for pixel shader registers and ALUs
그림 그림 12. 버텍스 셰이더 및 ALU 연결도 Fig. 12. Connectivity diagram for vertex shader registers and ALUs
그림 그림 14. 제안된 타일링 및 래스터 라이저 처리 Fig. 14. Proposed tiling and rasterizer processing
그림 그림 15. 프리미티브 처리 Fig. 15. Primitive processing
그림 그림 16. 프래그먼트 처리를 위한 다이어그램 Fig. 16. Configuration diagram for Fragment processing
그림 그림 17. 타일 기술 Fig. 17. Tiled technique
그림 그림 18. MAMS를 이용한 타일링 프로세서 Fig. 18. Tiling Processor using MAMS
그림 그림 19. FPGA 보드 구성 Fig. 19. Configuration of board by FPGA
그림 그림 20. MAMS를 이용한 3D 그래픽 렌더링을 위한 FPGA 내부 구조 Fig. 20. Internal structure of FPGA for 3D graphics rendering using MAMS
표 표 1. 영상처리와 프로세서 처리의 상관관계 Table 1. The processing base of correlation image algorithm.
그림 그림 21. 3D 그래픽 렌더링 구성 Fig. 21. Configuration for 3D graphics rendering performance
그림 그림 22. 3D 그래픽 렌더링 구현 결과 Fig. 22. 3D graphics rendering implementation result
표 표 2. Pipelining 명령어 처리 시간 Table 2. Pipelining command processing time
표 표 3. nVidia 프로세서의 처리 결과 Table 3. Processing results of nVidia Processor
표 표 4. 제안된 MAMS 프로세서의 처리 결과 Table 4. Processing results of proposed MAMS Processor
표 표 5. nVidia 프로세서 및 제안 된 MAMS 프로세서의 처리 결과 Table 5. Processing results of nVidia Processor and proposed MAMS Processor

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에는 다중접근기억장치(MAMS: Multi-Access Memory System)를 영상처리시스템 보드가 실험용 FPGA(100Mhz)를 사용하여 설계하였고, 비교를 위하여 nVidia GeForce GTX 660을 사용하는 비교 알고리즘을 개발하였다. GTX 660을 사용한 3D 렌더링 결과 처리시간이 일정하지 않았지만, MAMS Processor의 처리 시간이 일정함을 확인하였다.

제안 방법

MAMS를 이용한 3D 그래픽 렌더링 시스템을 구성하기 위해서 Vertex 와 Pixel Shader의 연산기 및 레지스터 및 타일 기반의 Rasterizer를 설계하였으며, 그림 8 은 MAMS를 이용한 타일기반의 3D 그래픽렌더링 시스템의 흐름도를 보여주고 있다.
MAMS를 이용한 3D 그래픽스 렌더링을 위한 FPGA 내부 구성은 총 Instruction Fetch, Instruction Decode, Soure Modifier, PE & Other Operation, Store등으로 5개의 Pipelining으로 구조로 구현하였다.
Shader를 구현하기 위해 SIMD 명령어(Instruction) 단위 지원을 목표로 설계를 시작하였고, API 명령어를 확인해 볼 필요가 있으며 그림 10과 같이 명령어들을 구분할 수 있다.
화면에서 출력되는 화소 정보를 구하기 위해 수행되는 여러 과정은 모두 폴리곤 단위로 연산을 진행해야 한다. Vertex Shading의 결과로 출력된 정점 단위의 정보를 모아 폴리곤으로 구성하는 Primitive assembly 과정을 수행 하며, 폴리곤을 구성하는 최소의 단위는 정점 정보 3개를 이용해 만드는 삼각형(Triangle)으로 이를 기준으로 차후 모든 Rasterizer의 연산을 수행한다. 그림 15은 Primitive 처리 과정을 보여주고 있다.
본 논문에서느 Center-Line 트래버설 알고리즘 ^[10] 을 이용하여 처리한다. 그리고 Center -Line 트래버설 알고리즘 처리는 8단계로 구성 되며 그림 16과 같이 하드웨어 구조를 설계하였다.
그리고 Fragment 처리를 통해 각 Pixel의 색상 데이터(r, g, b, 깊이를 표현하는 z, 투명도를 표현한 α)를 구한다.
등을 입력 받아 Z-Compare에서 깊이 비교를 한다. 깊이 비교는 입력받은 U, V 좌표에서 Pixel MAMS에 저장된 데이터가 있는 지를 확인하고, 데이터가 존재하지 않으면, Pixel MAMS에 입력 된 Pixel 값을 저장하고, Tilde Primitive MAMS에 1을 저장한다. 만약에 데이터가 존재하면, Pixel MAMS에 저장되어 있는 깊이 값(Zold)과 입력된 깊이 값(ZNew)을 비교하여 깊이 값이 작은 값을 저장하고, Tilde Primitive MAMS에 1을 저장한다.
마지막으로 Pixel MAMS를 loop 하면서 선정된 타일만 Pixel Shader처리를 위해 Tiled Primitive MAMS에 사용이 허가된 타일에서의 Color register, Texture Register, Sampler Register를 입력 받아 연산한다.
본 논문에서 구성하고자 하는 타일기반의 렌더링에서는 Tiled Primitive List와 Transformed Vertex Data 외부의 시스템 메모리를 사용하지 않고 MAMS 내부 메모리슬 사용한다.
본 논문에서는 3D 그래픽스 프로세서의 Cache메모리의 문제점을 해결방안으로 다수의 메모리 모듈을 사용한 다중접근 메모리 시스템(MAMS)^[3]을 설계한다.
본 논문의 Vertex Shader는 앞에서 설명한 처리과정을 모두 부합하도록 설계 하였으며 Shader 명령어에 특화된 아키텍처이므로 DirectX의 Vertex Shader 모델 1.0 명령어를 이용하여 설계되어 있다.
본 장에서 새로이 제안한 Vertex Shader, Pixel Shader와 Tiling & Rasterizing을 nVidia와 비교하기 위하여 그림 19와 같이 2개의 FPGA(Xilinx Virtex6 @100MHz) 보드를 구성하였고, Verilog를 사용하여 FPGA①에는 기존 구조를 FPGA②에는 제안한 구조를 구성하였다.
이 많이 진행되어왔고, 그중 멀티 코어 GPU를 위한 타일 기반 렌더링 설계를 2011년 서경대학교에서 발표하였다. 전체 타일링에서 탐색하는 Ploygon을 줄이기 위해 계층적 타일링을 이용한 성능향상을 연구하였다. 이는 타일 단위로 분할하는 과정에서 타일과 타일 사이에 존재하는 데이터는 두 개의 타일에 중복되어 primitive 데이터가 충돌하는 문제점은 타일링 단계에서 메모리 중복 접근에 의해 충돌한다.
타일 기반 렌더링 방식에서의 Tiling 및 Rasterizer 처리는 어레이 데이터를 Primitive 처리에 의해 Polygon으로 구성하고, Tiling 처리를 통해 호스트 시스템 메모리에 Tiled Primitive List와 Transformed vertex 데이터를 저장한다. Tiled Primitive List에 있는 타일만을 선택하여 Fragment 처리를 통해 각 Pixel의 색상데이터(R, G, B, 깊이를 표현하는 Z, 투명도를 표현하는 \(α\))를 구한다.

대상 데이터

실험 방법은 Triangle 개수를 74, 146, 200, 294, 366, 440 등을 사용하였고, Sphere 전체 면적(4πr2) (r=300) 1130400 크기를 사용한 결과는 그림 22와 같은 구현 결과를 보여주고 있다.

이론/모형

Edge Walk & Span 처리는 특정 Pixel이 삼각형 외내부를 찾아서 처리한다. 본 논문에서느 Center-Line 트래버설 알고리즘 ^[10] 을 이용하여 처리한다. 그리고 Center -Line 트래버설 알고리즘 처리는 8단계로 구성 되며 그림 16과 같이 하드웨어 구조를 설계하였다.

성능/효과

본 논문에는 다중접근기억장치(MAMS: Multi-Access Memory System)를 영상처리시스템 보드가 실험용 FPGA(100Mhz)를 사용하여 설계하였고, 비교를 위하여 nVidia GeForce GTX 660을 사용하는 비교 알고리즘을 개발하였다. GTX 660을 사용한 3D 렌더링 결과 처리시간이 일정하지 않았지만, MAMS Processor의 처리 시간이 일정함을 확인하였다.
Table 4는 제안한 MAMS Processor의 20회 처리 결과를 보여주고 있고, MAMS를 이용한 Vertex Shader와 Pixel Shader는 처리시간이 일정함을 확인하였다. 그리고 Table 6은 nVidia Processor와 제안한 MAMS Processor의 전체 처리 결과와 Ratio를 보여 준다.
Table 5와 같이 Triangle의 개수에 따라서 처리 시간 이 증가함을 확인할 수 있었고 nVidia Processor와 제안한 MAMS Processor ratio는 0.0037이며, 동일한 클럭 사이클에 의한 ratio는 0.37이므로 제안한 MAMS Processor가 현재 FPGA를 이용해서는 nVidia Processor 를 극복할 수 없었다. 하지만 3D 렌더링 처리에 성공적인 결과를 확인할 수 있었고, Cache의 Miss로 인하여 대역폭이 증가 및 처리시간이 일정함을 확인하였다.
nVidia Processor와 제안한 MAMS Processor는 동일한 Cycle time만 예상하여 단순 속도 비교에서는 nVidia Processor가 처리 속도가 빠름을 확인하였지만, 단순 속도 비교가 아니라 Vertex 와 Pixel Shader의 연산기들의 개수들을 이용하여 비교 하면 정확한 성능을 확인할 수 있다. 향후 ASIC을 위해 SIMD Pipeline구조인 병렬처리 Processor의 성능과 Vertex 와 Pixel Shader의 연산기들의 개수를 미리 예측할 수 있는 성능 측정 방법을 이용하여 Cycle time과 처리기의 개수 정량적으로 비교할 수 있도록 연구가 진행되어야 할 것이다.
37이므로 제안한 MAMS Processor가 현재 FPGA를 이용해서는 nVidia Processor 를 극복할 수 없었다. 하지만 3D 렌더링 처리에 성공적인 결과를 확인할 수 있었고, Cache의 Miss로 인하여 대역폭이 증가 및 처리시간이 일정함을 확인하였다.

후속연구

nVidia Processor와 제안한 MAMS Processor는 동일한 Cycle time만 예상하여 단순 속도 비교에서는 nVidia Processor가 처리 속도가 빠름을 확인하였지만, 단순 속도 비교가 아니라 Vertex 와 Pixel Shader의 연산기들의 개수들을 이용하여 비교 하면 정확한 성능을 확인할 수 있다. 향후 ASIC을 위해 SIMD Pipeline구조인 병렬처리 Processor의 성능과 Vertex 와 Pixel Shader의 연산기들의 개수를 미리 예측할 수 있는 성능 측정 방법을 이용하여 Cycle time과 처리기의 개수 정량적으로 비교할 수 있도록 연구가 진행되어야 할 것이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	MAMS(Multi Access Memory System)는 무엇인가?	특히 3D 그래픽스 처리는 텍스처 이미지를 사용하여 네 방향의 블록과 행, 열, 대각선, 역대각선 형태의 Pixel에 대해 단순하고 반복적인 연산을 수행하기 때문에 다양한 형태로 다수의 텍스처 데이터에 신속하게 접근할 수 있는 다중접근 메모리 시스템과 이에 알맞은 병렬처리기의 개발이 요구되고 있다. MAMS(Multi Access Memory System)는 영상처리를 위한 병렬 접근 메모리 시스템으로 자료의 행, 열, 대각선, 블록 등을 동시에 접근하는데 적합하도록 설계되고 개선되어 왔다 [3][4][5][6] .
	3D 그래픽 프로세서의 고속 처리를 위해 병렬처리기를 이용한 연구들이 진행되었으며, 대표적으로 개발된 것은?	3D 그래픽 프로세서의 고속 처리를 위해 병렬처리기를 이용한 연구들이 진행되었으며, 대표적인 GPU (Graphics Processing Unit)가 개발 사용되고 있다.
	Cache 메모리의 Miss를 줄인다고 여러 알고리즘을 이용하지만, 무조건 발생하게 되고, 처리시간이 일정하지 못하게 되는 문제점도 발생한다. 이를 해결하기 위해서 필요한 것은?	그러면, 처리시간이 일정하지 못하게 되는 문제점도 가지고 있다. 이러한 문제점을 해결하기 위해서는 Cache메모리를 사용하지 않는 병렬처리 아키텍처를 필요하다.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증