최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.24 no.1, 2020년, pp.186 - 193
신현준 (Chips&Media) , 이주흥 (Dept. of Electronic and Electrical Engineering, Hongik University)
In this paper, we propose a multi-threading system to support reconfigurable hardware accelerators on Zynq SoC. We implement high-performance JPEG decoder with reconfigurable 2D IDCT hardware accelerators to achieve maximum performance available on the platform. In this system, up to four reconfigur...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
Static 영역이란? | 그림 1과 같이 RP(Reconfigurable Partition)를 사전에 지정 하여 Static 영역과 분리한다. Static 영역은 FPGA 가 처음 다운로드 될 때 구성되는 영역이며, RP는 partial bitstream 파일을 통해 실시간 재구성이 가 능한 영역이다. RP가 재구성되는 동안 Static 영역 은 이로 인한 영향을 받지 않기 때문에 어플리케이션의 중단 없이 FPGA를 실시간으로 재구성 할 수 있다. | |
FPGA의 단점은 무엇인가? | 일반적으로 FPGA는 bitstream 파일을 통해 프로그래밍 되면 실시간으로 수정할 수 없다는 단점이 있다. 이를 보완하여 설계의 유연성을 향상시킨 기능이 PR(Partial Reconfiguration)이다. | |
FPGA가 일단 프로그래밍 되면 실시간으로 수정할 수 없다는 단점을 보완한 기능은? | 일반적으로 FPGA는 bitstream 파일을 통해 프로그래밍 되면 실시간으로 수정할 수 없다는 단점이 있다. 이를 보완하여 설계의 유연성을 향상시킨 기능이 PR(Partial Reconfiguration)이다. 그림 1과 같이 RP(Reconfigurable Partition)를 사전에 지정 하여 Static 영역과 분리한다. |
Bryan Chan Jia Ching, Ab Al-Hadi Ab Rahman, Nabihah Ahmad, "Implementation of an $8{\times}8$ Discrete Cosine Transform on Programmable System-on-hip," Journal of Physics: Conference Series, Vol.1049, 2018. DOI: 10.1088/1742-6596/1049/1/012084
Ahmed Ben Atitallah, Patrice Kadionik, Fahmi Ghozzi, Patrice Nouel, Nouri Masmoudi, Herve Levi, "An FPGA implementation of HW/SW codesign architecture for H.263 video coding," International Journal of Electronics and Communications, Vol.61, NO.9, pp.605-620 2007, DOI: 10.1016/j.aeue.2006.11.001
Enno Lubbers and Marco Platzner. "ReconOS: Multithreaded Programming for Reconfigurable Computers," ACM Transactions on Embedded Computing Systems (TECS), Vol.9, No.1, 2009. DIO: 10.1145/1596532.1596540
Xilinx, Zynq-7000 SoC Data Sheet: Overview (DS190), Xilinx, 2018.
Xilinx, Vivado Design Suite User Guide Partial Reconfiguration (UG909), Xilinx, 2019.
Xilinx, Partial Reconfiguration User Guide (UG702), Xilinx, 2013.
Andreas Agne, Markus Happe, Ariane Keller, Enno Lubbers, Bernhard Plattner, Marco Platzner, Christian Plessl, "ReconOS: An Operating System Approach for Reconfigurable Computing," IEEE Micro, Vol.34, No.1, pp.60-71, 2013. DIO: 10.1109/MM.2013.110
Jooheung Lee, Narayanan Vijaykrishnan, and Mary Jane Irwin, "Inverse discrete cosine transform architecture exploiting sparseness and symmetry properties," IEEE Transactions On Circuits And Systems For Video Technology, Vol.16, No.5, pp.655-662, 2006. DIO: 10.1109/TCSVT.2006.873155
※ AI-Helper는 부적절한 답변을 할 수 있습니다.