![Fig. 2. Ta/Mn<sub>2</sub>O<sub>3</sub>/Pt/Ti stacked memristor devices. Ta thickness is 100nm, Mn<sub>2</sub>O<sub>3</sub> thickness is 80nm, cell's diameter is 500㎛ [14]. 그림 2. Ta/Mn2O3/Pt/Ti 적층된 멤리스터 소자. Ta 두께는 100nm, Mn2O3두께는 80nm, 셀의 지름은 500㎛[14]](http://ocean.kisti.re.kr/downfile/bibText/ikeee/JGGJB@/2023/v27n2/JGGJB@_2023_v27n2_180_f0002.png "Fig. 2. Ta/Mn<sub>2</sub>O<sub>3</sub>/Pt/Ti stacked memristor devices. Ta thickness is 100nm, Mn<sub>2</sub>O<sub>3</sub> thickness is 80nm, cell's diameter is 500㎛ [14]. 그림 2. Ta/Mn2O3/Pt/Ti 적층된 멤리스터 소자. Ta 두께는 100nm, Mn2O3두께는 80nm, 셀의 지름은 500㎛[14]")
![Fig. 3. (a) Current-Voltage relationship of memristor A. (b) Programming and read pulses [11], [15]. (c) Measured and modeled x(t) with increasing # of pulses. (d) Measured and modeled dx/x(t) with increasing x(t). 그림 3. (a) 멤리스터 소자 A의 전류-전압 특성. (b) 프로그래밍과 읽기 펄스 [11], [15]. (c) 전압 펄스 개 수의 증가에 따른 측정된 x(t)와 모델 x(t). (d) x(t)의 증가에 따른 측정된 dx(t)/dt 와 모델 dx(t)/dt](http://ocean.kisti.re.kr/downfile/bibText/ikeee/JGGJB@/2023/v27n2/JGGJB@_2023_v27n2_180_f0003.png "Fig. 3. (a) Current-Voltage relationship of memristor A. (b) Programming and read pulses [11], [15]. (c) Measured and modeled x(t) with increasing # of pulses. (d) Measured and modeled dx/x(t) with increasing x(t). 그림 3. (a) 멤리스터 소자 A의 전류-전압 특성. (b) 프로그래밍과 읽기 펄스 [11], [15]. (c) 전압 펄스 개 수의 증가에 따른 측정된 x(t)와 모델 x(t). (d) x(t)의 증가에 따른 측정된 dx(t)/dt 와 모델 dx(t)/dt")
![Fig. 4. (a) Current-Voltage relationship of memristor B. (b) Programming and read pulses [11], [15]. (c) Measured and modeled x(t) with increasing # of pulses. (d) Measured and modeled dx/x(t) with increasing x(t). 그림 4. (a) 멤리스터 소자 B의 전류-전압 특성. (b) 프로그래밍 과 read 펄스 [11], [15]. (c) Pulse 개 수의 증가에 따른 측정된 x(t)와 모델 x(t). (d) x(t)의 증가에 따른 측정된 dx(t)/dt 와 모델 dx(t)/dt](http://ocean.kisti.re.kr/downfile/bibText/ikeee/JGGJB@/2023/v27n2/JGGJB@_2023_v27n2_180_f0004.png "Fig. 4. (a) Current-Voltage relationship of memristor B. (b) Programming and read pulses [11], [15]. (c) Measured and modeled x(t) with increasing # of pulses. (d) Measured and modeled dx/x(t) with increasing x(t). 그림 4. (a) 멤리스터 소자 B의 전류-전압 특성. (b) 프로그래밍 과 read 펄스 [11], [15]. (c) Pulse 개 수의 증가에 따른 측정된 x(t)와 모델 x(t). (d) x(t)의 증가에 따른 측정된 dx(t)/dt 와 모델 dx(t)/dt")
선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
연합인증
연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.
이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.
연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.
한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.
다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)
연합인증 절차는 다음과 같습니다.
최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용
그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용
연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.
이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.
연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.
한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.
다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)
연합인증 절차는 다음과 같습니다.
최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용
그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용
연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
빠른 회로 시뮬레이션을 위한 멤리스터의 전류-전압 및 과도 동작 콤팩트 Verilog-A 모델
Compact Verilog-A Model of Current-Voltage and Transient Behaviors of Memristors for Fast Circuit Simulation
원문보기
전기전자학회논문지 = Journal of IKEEE, v.27 no.2, 2023년, pp.180 - 186
조승명 (Dept. of Electronics Engineering, Kookmin University) , 오석진 (Dept. of Electronics Engineering, Kookmin University) , 윤리나 (Dept. of Electronics Engineering, Kookmin University) , 민경식 (Dept. of Electronics Engineering, Kookmin University)
초록
본 논문은 저전력, 높은 집적도, 빠른 스위칭 속도 등의 이점으로 차세대 비휘발성 메모리 기술로 주목받고 있는 멤리스터의 butterfly 전류-전압 특성과 시간의 변화에 따른 transient 특성에 대한 콤팩트한 모델을 제안하고 이를 설명한다. 구체적으로 멤리스터 소자의 측정과 비교하여 모델의 정확도를 평가하여 회로 시뮬레이션에 본 모델을 적용하여 시뮬레이션 시간이 단축되는 것을 확인하려 한다. 멤리스터 측정과 본 논문의 모델의 오차는 2% 이하로 계산이 되어서 본 모델이 멤리스터의 전류-전압 특성을 높은 정확도로 예측할 수 있음을 보여준다. 이전 모델과 본 논문의 멤리스터 모델의 시뮬레이션 시간을 비교한 결과 본 논문의 모델을 이용해서 회로 시뮬레이션을 수행하면 이전의 모델에 비해 시뮬레이션 시간이 27% 정도 단축이 될 수 있음을 확인할 수 있다. 본 논문에서 제안한 멤리스터 콤팩트 모델은 특히 엣지 인텔리젼스 하드웨어의 설계 등에서 시뮬레이션 시간을 단축하여 시스템 총 설계 시간을 줄이는 데 기여할 수 있을 것으로 기대된다.
Abstract
AI-Helper
This paper proposes and describes a compact model for the butterfly current-voltage characteristics and time-varying transient characteristics of memristors, which are attracting attention as a next-generation nonvolatile memory technology due to their advantages of low power, high integration, and ...
주제어
표/그림 (6)
표/그림 (6)
참고문헌 (15)
-
D. B. Strukov et al, "The missing memristor found," Nature, Vol.453, No.7191, pp.80-83, 2008.？
-
K. Moon et al, "RRAM-based synapse devices for neuromorphic systems," Faraday Discuss., Vol. 213, pp.421-451, 2019.
-
J. Hazra et al, "Improving the memory window/resistance variability trade-off for 65nm CMOS integrated HfO 2 based nanoscale RRAM devices," in 2019 IEEE International Integrated Reliability Workshop (IIRW), 2019. DOI: 10.1109/IIRW47491.2019.8989872？
-
V. Saxena, "Mixed-signal neuromorphic computing circuits using hybrid CMOS-RRAM integration," IEEE Transactions on Circuits and Systems II: Express Briefs, Vol.68, No.2, pp.581-586, 2020. DOI: 10.1109/TCSII.2020.3048034？
-
P. Chen and S. Yu, "Compact modeling of RRAM devices and its applications in 1T1R and 1S1R array design," IEEE Trans. Electron Devices, Vol.62, No.12, pp.4022-4028, 2015. DOI: 10.1109/TED.2015.2492421？
-
P. Huang et al, "A physics-based compact model of metal-oxide-based RRAM DC and AC operations," IEEE Trans. Electron Devices, Vol.60, No.12, pp.4090-4097, 2013. DOI: 10.1109/TED.2013.2287755？
-
Z. Jiang et al, "Verilog-A compact model for oxide-based resistive random access memory (RRAM)," in 2014 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD), 2014. DOI: 10.1109/SISPAD.2014.6931558？
-
A. Lekshmi Jagath et al, "Insight into physics- based RRAM models-review," The Journal of Engineering, Vol.2019, No.7, pp.4644-4652, 2019. DOI: 10.1049/joe.2018.5234？
-
Y. Zhao et al, "A compact model for drift and diffusion memristor applied in neuron circuits design," IEEE Trans. Electron Devices, Vol.65, No.10, pp.4290-4296, 2018. DOI: 10.1109/TED.2018.2865225？
-
C. Yakopcic et al, "A memristor device model," IEEE Electron Device Lett., Vol.32, No.10, pp.1436- 1438, 2011. DOI: 10.1109/LED.2011.2163292？
-
S. N. Truong et al, "New pulse amplitude modulation for fine tuning of memristor synapses," Microelectron. J., Vol.55, pp.162-168, 2016. DOI: 10.1016/j.mejo.2016.07.010？
-
F. O. Rziga et al, "An efficient Verilog-A memristor model implementation: simulation and application," Journal of Computational Electronics, Vol.18, pp.1055-1064, 2019. DOI: 10.1007/s10825-019-01357-9？
-
X. Wang, B. Xu and L. Chen, "Efficient memristor model implementation for simulation and application," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol.36, No.7, pp.1226-1230, 2017. DOI: 10.1109/TCAD.2017.2648844？
-
M. K. Yang and G. H. Kim, "Post-Annealing Effect on Resistive Switching Performance of a Ta/Mn2O3/Pt/Ti Stacked Device," Physica Status Solidi (RRL)-Rapid Research Letters, Vol.12, No.6, pp.1800031, 2018. DOI: 10.1002/pssr.201800031？
-
K. V. Pham et al, "Asymmetrical training scheme of binary-memristor-crossbar-based neural networks for energy-efficient edge-computing nanoscale systems," Micromachines, Vol.10, No.2, p.141, 2019. DOI: 10.3390/mi10020141
저자의 다른 논문 :
- [본원] 대전광역시 유성구 대학로 245 한국과학기술정보연구원
- [분원] 서울시 동대문구 회기로 66 한국과학기술정보연구원
- 문의처: helpdesk@kisti.re.kr
- 전화: 080-969-4114
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.